S
sunjiao3
Guest
Ahoj, priatelia.
Snažím sa rozloženie pár diferenciálnych NMOS, ktoré sú používané v vysoko-rýchlosť zosilňovač.Vstupy terminály sú ich bránu.A ich usporiadanie, ako sú tieto:
A1 / 2 | A2 / 2
--------------------
A2 / 2 | A1 / 2
Problémom je, chrániť každého vstupného signálu, in1 a in2 nedá sa prekrývali, zatiaľ čo vo spoločné ťažisko konštrukcie, prekrývajúce sa javí ako nevyhnutný.Pred, počas layouting niektoré ďalšie CKT prácu v nízkych frekvenciách, som tiež narazil týchto Pathing Pathing problémy.
Takže by mi niekto nejaký návrh na to?Mimochodom, všetky príklady usporiadania spoločného ťažiska sú vítané.
Mockrát děkuji!
Snažím sa rozloženie pár diferenciálnych NMOS, ktoré sú používané v vysoko-rýchlosť zosilňovač.Vstupy terminály sú ich bránu.A ich usporiadanie, ako sú tieto:
A1 / 2 | A2 / 2
--------------------
A2 / 2 | A1 / 2
Problémom je, chrániť každého vstupného signálu, in1 a in2 nedá sa prekrývali, zatiaľ čo vo spoločné ťažisko konštrukcie, prekrývajúce sa javí ako nevyhnutný.Pred, počas layouting niektoré ďalšie CKT prácu v nízkych frekvenciách, som tiež narazil týchto Pathing Pathing problémy.
Takže by mi niekto nejaký návrh na to?Mimochodom, všetky príklady usporiadania spoločného ťažiska sú vítané.
Mockrát děkuji!