Otázku týkajúcu sa minimálna povolená vstupné napätie v jednote zisku operačného zosilňovača

F

firsttimedesigning

Guest
Z knihy sa píše, že minimálna povolená vstupné napätie Vcss + Vgs1. Vcss je napätie na zdroj prúdu. Maximálne vstupné napätie VDD-Vgs3 + Vth1. Vidím, ako sa autori dostanú tieto dve napätia. Čo sa I dont pochopiť, že to, čo sa stane, keď je vstupné napätie klesne pod minimálnu prípustnú vstupné napätie? a vstupné napätie dostane nad maximálne prípustné vstupné napätie? Má jeden z tranzistorov ísť do triódy regióne? Ak áno, ako? Ja som hádať, že keď je pod minimálnou prípustnou vstupné napätie, niektoré z tranzistorov nespracováva aktuálne. Ale ja nevidím, ako sa to stalo ...
 
Ak je vstupné napätie klesne pod Vcss + Vgs1 potom prúdový zdroj Iss nebude mať dostatok napätia cez to. Takže keď ste implementovať pomocou MOS jeho VDS klesne pod svojím VGS-V. Bod a pôjde do triódy, a znížiť tak jeho aktuálne. Ak je vstupné napätie prekročí maximálny vstupný tranzistor M1 sa ísť do tranzistora, pretože VGS M3 je konštantná, pretože prúd je nastavený na aktuálny chvost tak, že budú jesť do VGS VDS M1 prinútiť to, ísť do triódy . Poznámka: Ak je vstupné napätie zvyšuje napätie v hornej časti aktuálnej zdrojový uzol tiež zvýši, pretože VGS ak M1 je stanovená aktuálna zdroj ISS. Myslím, že by mala pracovná jasné.
 
Táto otázka môže byť veľmi dobre odpovedať pomocou osciloskopu. Čo sa stane, že keď napätie klesne pod určitú úroveň, sa tranzistory vypnuté, zatiaľ čo v prípade, že napätie prekročí Vmax, tranzistory vstúpiť do triódy regiónu tak predstavovať harmonické do výstupného signálu. A tak na obrazovke vidíte priamku na dne, kým krivka je vidieť v hornej časti krivky. Na zdravie
 

Welcome to EDABoard.com

Sponsor

Back
Top