Otázka s Spartan 3 I / O port inicializácia

[EDA_hg81]

Použil som niekoľko I / O pinov Spartan 3 pre realizáciu výkonu poradí, časový interval medzi nimi je kritická. Problém je, keď všetka moc na celý systém, pri inicializácii dobe sú všetky I / O porty riadený vysoké v rovnakom čase a sú riadené na nízkej úrovni. Problém je predovšetkým situácia nie je možné realizovať, pretože všetky sily poradí I / O porty sú riadené na vysokej úrovni a zároveň sa rozsvietia všetky MOSFET. Ako môžem tento problém vyriešiť? Mám pripojenie nárazník medzi FPGA a MOSFET. Vďaka.

 

[bis_]

Tam je žiadny spôsob, ako ovládať I / O až do konca procesu konfigurácie, bohužiaľ. Môžete použiť Dané signál pre ovládanie externých zariadení pri štarte. BIS

 

[EDA_hg81]

Mám v pláne pripojiť menič medzi FPGA a MOSFET a používať RC oneskorenie obvodu odložiť výkon striedača. Ja som premýšľal, či napätie meniča 74LVT04 od 2,7 do 3,6 znamená, 74LVT04 len môže fungovať spoľahlivo od tejto rady? Ak je pravda, že je možné nastaviť oneskorenie RC obvod oneskorenie 2 sekundy skôr, než sila 74LVT04 rearchs 2,5 V? Možno to je spôsob, akým si uvedomiť silu poradí. Myslíte si, že je to možné?

 

[echo47]

Ak je PIN HSWAP_EN je nízka, všetky I / O piny sú pull-up rezistory (niekoľko kilo-ohms) počas konfigurácie. Ak je PIN HSWAP_EN je vysoká, všetky I / O pinov float (vysokú impedanciu) počas konfigurácie. Dalo by sa zviazať HSWAP_EN vysoké, aby lietali I / O pinov v konfigurácii, a nainštalovať si vlastné slabé pull-down rezistora držať I / O pinov nízka počas konfigurácie. Nikdy som používal 74LVT04.

 

[EDA_hg81]

Dalo by sa zviazať HSWAP_EN vysoké, aby lietali I / O pinov v konfigurácii, a nainštalovať si vlastné slabé pull-down rezistora držať I / O pinov nízka počas konfigurácie

na PCB HSWAP_EN je pripevnená na vysokú . Mohli by ste vysvetliť, ako môžem realizovať svoje myšlienky vyššie? použitie pulldown atribút XST? Prosím, dajte mi príklad. Vďaka

 

[tkbits]

Niečo uvedené v UCF alebo VHDL / Verilog / schéma nie je známe až po konfiguráciu. Budete musieť pridať vonkajších odporov až slabo ťahať línie nízke alebo vysoké pri zapnutí a konfiguráciu. Ak to stále ponecháva zapnutí radenie príliš nepredvídateľný, pridajte zapnutie čítače (oneskorenie) alebo zapnutie stavu zariadenia k designu.

Ak je pravda, že je možné nastaviť oneskorenie RC obvod oneskorenie 2 sekundy skôr, než sila 74LVT04 rearchs 2,5 V?

Oneskorenie sú merané po udalosti, nie pred.

 

[EDA_hg81]

Kedysi som moc na pult v mojom design. Ale IO stavu počas konfigurácia je nepredvídateľné. Snažím sa používať RC obvodu pri riešení tohto problému. Dám vám všetkým vedieť výsledok. Vďaka.

 

[grittinjames]

lepšie je použiť urobiť signál, ktorý je k dispozícii v zariadení

 

[EDA_hg81]

Ešte jedna otázka, pri zapnutí meniča, výstup meniča je vysoká alebo nízka? by mala byť nízka nie? Vďaka

 

[grittinjames]

Myslím si, ak nie ur dávať vstup meniča CMOS a TTL môžu mať rôzne o / P

 

[tkbits]

V ideálnom prípade, ak je vstup stále nízka, ako veľmi sa zdvihne, výstup bude stúpať. A v prípade, že vstupný zdvihne, ako veľmi sa zdvihne, v ideálnom prípade bude výstup zostávajú nízke. Ak je vstup nepredvídateľné alebo čiastočne stúpa, možno výstup nepredvídateľné.

 

[EDA_hg81]

Ak používam RC obvodu pre zväčšenie výkonu stúpa čas striedača a vstupné meniče rastúce čas nasledujúce I / O stúpajúcej časovanie stanovené FPAG bez odkladu výkonu RC. Aký je výsledok? Nejaký chlapík povedal, že ak touto cestou môže dôjsť k poškodeniu meniča. Vďaka.