Otázka pre ATE testovanie

[faye_hongdou]

Budem vytvárať testovací obrazec pre ATE stroje. Existuje niekoľko anlog modul v čipe, ako je PLL, PHY, atď Každý by sa dalo povedať mi, ako by som mohol vytvoriť vzor pre analógovú časť použiť na ATE? Thx

 

[sparso]

Máte analógové Bist? Normálne vyhľadávanie vzorov sa nevzťahujú na analógových modulov. [Size = 2] [color = # 999999] Pridané po 2 minútach: [/color] [/size] môžete nastaviť moduly, v niektorých režime cez JTAG alebo SPI, alebo ktoré kedy je vám k dispozícii a potom môžete spustiť funkčné modely sú metódy používajú napätie ako napätie dozabezpečenia otestovať tieto ckts. Pre PLL budete mať cestu pre výstup frekvencie. a opatrenia na testovanie PLL.

 

[dft_guy]

Normálne, digitálne a analógové testovania sú odlišné testy na ATE. Ak ste zodpovedný za vytváranie ATE vzory, to je zvyčajne pre digitálne časť, a tie by sa liečiť analógové časti ako blok box. Ak obvod je konštrukcia správne, čo sa deje v analógovej časti nebude mať vplyv na digitálne vzor. Avšak, niektoré zariadenia nie sú navrhnuté týmto spôsobom, a aconsequently to môže byť ťažké vytvárať stabilné štruktúry pre ATE John pre DFT diskusie / info nájdete na: [url = www.dftdigest.com] DFT Digest [/url] [url = www.dftforum.com] DFT fórum [/url]

 

[ls000rhb]

samostatný digitálne a analógové časti testu na ATE. Vo vzorkách, môže zastaviť bod, ktorý znie na mieru analógie časť. to znamená, keď beží na zastávku bodu, ATE zastaví a analógové časti môžu byť testované, ak boli získané v analógovej časti testu, ATE môže pokračovať v jazde vľavo vzory. Neviem, ako to je správne alebo zlé. Prosím, ďalších odborníkov priniesť lepší rady.

 

[swimming.pig]

U 0.18 a 0.13 technológiu, môžete sa prijíma IDDQ skúšobné metódy na pokrytie analógové komponenty. Chio

 

[faye_hongdou]

Viem, že digitálne a analógové testovania sú dve samostatné časti. Tam nie je moc problém na testovanie pre digitálne časť. Aj keď neviem, ako to urobiť testy pre analógovú časť. Beží funkčný vzor ako písať pre analógové testovanie? Ak dôjde k analógovej časti, ktoré by nemali byť testované funtional vzor, ​​ako môžem vyskúšať analógovú časť. thx

 

[kiranks9]

Dobrý deň sme PMT režime (paralelnom režime testovania), vytvárať modely pre analógové bloky, ako je PLL, atď, kedy ur v PMT režime.

 

[dft_guy]

Analógový testovanie je veľmi závislý na implementované obvody. PLL testovania je úplne iná, ako zosilňovač alebo filter testovania, napríklad. Jediná generalizácia by som mohol urobiť je, že DFT-múdry, musíte maximalizovať prístup k tomu, čo chcete testovať - ​​musíte byť schopní kontrolovať a sledovať čo najviac. To môže znamenať pridávanie sekundárne kontrolné body a vyhliadky, pokiaľ je to možné John pre DFT diskusie / info nájdete na: [url = www.dftdigest.com] DFT Digest [/url] [url = www.dftforum.com] DFT Forum [/url]