Otázka o odliv FET v tomto dizajne

M

MSRA

Guest
Mám otázky, spýtajte 1), že som okruh MOSFET, v ktorom je vypúšťací pripojený k zdroju 10V s prúdovým zdrojom medzi tým, kanalizácie a brána sú shorted.then y nie sú 10V sa objaví na bránu (alebo zdroj) , nezabudnite, vypúšťací tohto FET je pripojený k inej mozgov iných fet. PLZ vyriešiť tento problém môj.
 
Môžete mi prosím načrtnúť hrubé schéma vášho obvodu ..
 
Ahoj ... podľa obvodu ste nakreslili, nie je skrat medzi drain a gate, ako ste sa zmienil. tak nie je tam žiadny prostriedok, ktorý tento obvod by mohla fungovať ako zrkadlo, pretože nikdy nemôžeme povedať, či sú naozaj FET pri ponorení. (A nemohol som prísť na to, prečo ste mali prepojené thedrains?). V prípade, že pripojenie kanalizácie k bráne jedného z FET potom možno predpokladať, úbytok napätia na konečný výstup odpor zdroje prúdu a tým aj rovnaké 10 voltov nemožno cítil u brán. Dúfam, že mám pravdu, s mojím argumentom. Ak nie je niekto, prosím opravte ma.
 
Ospravedlňujeme sa pôvodný okruh je tento. plz vysvetliť.
 
Pamätajte si, že aktuálny zdroj bude mať vždy úbytok napätia, takže odpadové napätie 10 V bude bez napätia spotrebované zdroje. Bye Bye diemilio
 
Jedná sa o cascode prúdové zrkadlo / zdroj. Nie, to zvyknutý, pretože niektoré napätie bude zahodenie v konečnom výstupe odpor zdroja prúdu, ktoré ste pripojení k odtoku prvej fet.
 
Ahoj .. od U obvodu vypracovaný, je vidieť, že je zvyknutý actas Mena zrkadlo .. y bcoz Mena zrkadle som 1 FET ako diódy zapojené (G, D skrat) tak, aby alwz pracuje v saturácii .. tak to riadi prúd a produkovať niektoré VGS, ktoré b použité aj na iných FET a tiež riadi rovnaké Mena.
 
tento CKT zvyknutý správať ako prúdové zrkadlo, pretože VGS horných dvoch NFETS Cann nemusia byť nutne rovnaké.
 
Vg = Vd To znamená, to znamená, že MOSFET stále pracuje na sýtosti. potom I = K / 2 (VGS-Vt) ^ 2 Pri použití tejto konfigurácie, ktorú majte MOSFET otvorené po celú dobu a máte takmer konštantný prúd prechádzať tým. Je to fungovať ako aktívny záťaž (odpor). Využívame tejto topológii, pretože: 1. Je kompaktný dispozičné riešenie, ako pri skutočnej odporu zariadenia. 2. Môžete regulácia napätia na výstupe vášho odporu. Myslím, že sa vzťahuje na všetko. D.
 

Welcome to EDABoard.com

Sponsor

Back
Top