Otázka k hustote vo fyzickom dizajne

[energeticdin]

Ahoj všetkým, zatiaľ čo robí každej fáze, po vygenerovaní tejto správe --------------------+---------+------ ---+---------+---------+---------+---------+ | Nastavenie režimu | všetko | reg2reg | in2reg | reg2out | in2out | clkgate | +--------------------+---------+-------- -+---------+---------+---------+---------+ | WNS (ns): | - 0,237 | -0,237 | 1,586 | 0,681 | N / A | N / A | | TNS (ns): | -41.568 | -41.568 | 0,000 | 0,000 | N / A | N / A | | Porušenie cesty: | 698 | 698 | 0 | 0 | N / A | N / A | | Všetky cesty: | 49358 | 25758 | 24098 | 145 | N / A | N / A | +--------------- -----+---------+---------+---------+---------+---- -----+---------+ Hustota: 81,990%, reálny DRV (fanout, čiapky, TRAN) (0, 30, 0) Spolu DRV (fanout, čiapky, TRAN) (0, 30, 3) Zvážte, som stále hustoty 81,990 PreCTS v sekcii .... Či hustoty by nemala byť toľko? Je nejaký limit pre hustotu? Hustota vzrastá v dôsledku vyšší výkon koľajnice (pruhy) v jadrovej oblasti .??????? Vďaka

 

[research235]

Ahoj energeticdin hustota pri preCTS fáze, ktorá má u je trochu vyššia Všeobecne sa odporúča, aby sa pod 75%, aspoň sme to tak tat. a hustota dependend na ploche čipu TAT ur návrhu .. tak skúste zvýšiť čipu a vyskúšať .. Suresh

 

[firewire2035]

80% je to tlačil. Ak chcete znížiť hustotu o 5%, potom s najväčšou pravdepodobnosťou to bude vyžadovať zmeny v dizajne architektúry. Ani syntézy, ani Floorplanning môžu znížiť hustotu, že veľa, ak implementácia drasticky zle.

 

[shelkerahul]

firewire2035 má pravdu. Ale len pre kontrolu, už ste urobil skenovanie poradí? Ak nie, potom, to je hlavný vinník pre tak vysokou hustotou. Som stál pred týmto problémom v počiatočnej fáze svojej kariéry: wink: