Otázka asi 2-bit premenné v Verilog

[feel_on_on]

reg [01:00] a je 2-bit premennej potom ... if (a == 1'b0) state = 6'b100000, inak state = 6'b011101, 2-bit premennej == 1-bitová hodnota : 1'b0 to mať vplyv na design?

 

[rberek]

Ak je "A" je buď 00 alebo 10, bude vyhovovať prvú časť vašej if. Takže ak ste nemali v úmysle, že to má vplyv váš návrh

 

[5life]

Súhlasím s rberek! Postarajte sa o to, štýl kódovanie je dobrá vec.