J
jefffatt
Guest
Ahoj, ja som s použitím silterra CMOS 0.18um technológie v mojom analógovom projektu. Ja používam ppylb ako môj odpor. Všimol som si, zo schémy, ktoré pplyb majú tri vývody, ale v generovanom pplyb rozloženie, to len dva kontakty. Po spustení LVS, dostal som chybu hovorí, že nwell na pplyb je plávajúca alebo pripojený k viac sieťam. Môžem vedieť, čo spôsobilo chyby? Vďaka pokročilej [PRIPOJIŤ = CONFIG] 71398 [/attach] [PRIPOJIŤ = CONFIG] 71399 [/attach] [PRIPOJIŤ = CONFIG] 71400 [/ Attaché]