ochotní si každý jedného odborníka

[Engr.KamranHameed]

Dajme tomu, že som navrhol progarm nechať program, Verilog, ako v C a assembleri a Matlab môžeme pripomenúť naše funkcie, ako je "call" sa používa pri montáži k odberu funkcia je rovnaký druh logiky byť použité v Verilog Ak áno, pošlite mi prosím jednoduchý Verilog proagramme vzťahujúce sa k volanie funkcie, väčšinou musím používať prípade, ak a priradiť príkazom, ale som ochotný vedieť, ako bude fungovať len v Verilog? Vďaka

 

[kishore2k4]

http://www.asic-world.com/verilog/task_func1.html # Funkcia V nasledujúcom príklade bol skopírovaný z vyššie uvedeného webu: Príklad - jednoduchá funkcia 1 modul simple_function (); 2 3 funkcie myFunction , 4 vstupy a, b, c, d, 5 začne myFunction 6 = ((a + b) + (CD)), 7 Koniec endfunction 8 9 10 endmodule príklad - volanie funkcie 1 modul function_calling (a, b, c, d, e, f), 2 3 vstupy a, b, c, d, e, f výkonu do 4, 5 drôtov f, 6 `patrí" myfunction.v "7 8 priradiť f = (myFunction (a, b, c, d))? E: 0, 9 10 endmodule