obmedzenia pri vykonávaní ise

A

ahmadagha23

Guest
Ahoj, 1 - Môžem špecifikovať mapované balíček kolíky prístavy VHDL kódu iba v súbore UCF.? môžete písať svoje usmernenia a kroky pridanie tohto súboru na môj design? Je možné realizovať môj návrh a nakonfigurovať FPGA doska bez udania akéhokoľvek. UCF súbor? 2 - Aký je rozdiel medzi synplifypro a ISE obmedzenia? ide o
 
pre ISE, jediný spôsob, ako zmapovať balíček kolíky do VHDL portov je UCF. UCF obsahuje veľa obmedzení, myslím, že u potrebovať len "obmedzenia pinov". Stačí len vybrať najvyššiu úroveň súboru ur projektu nájdete na procesy okna rozbaľte strom "užívateľ obmedzenia" a dvakrát kliknite na "balíčka priradiť PIN (PACE)." Je to GUI nástroj, ktorý je veľmi jednoduché. UCF bude vytvorený automaticky.
 
ďalšou možnosťou je priame, vrátane ur UCF súbor ADD FILE možnosť ... ale THT vyžaduje predchádzajúce znalosti o tom, ako písať obmedzenia v súbore UCF (text vo formáte ).... Myslím, že GUI voľba b lepší U ako ur jazdiť pre 1. čas ... žiadnu predstavu, ako ABT synplifypro Nikdy som na tom pracovali ...
 
Ak si nechcete používať súboru UCF, budete môcť zadať vaše Xilinx obmedzenia ako atribúty VHDL. Avšak, niektoré prekážky nepracujú v HDL. Nie som žiadny expert VHDL, ale tento príklad vyzerá, že práca v ISE XST. Je to 4-bitový čítač s LOC obmedzenia PIN miesto a čas OBDOBIE časovanie obmedzenia.
Code:
 knižnica IEEE, použitie ieee.std_logic_1164.all, použitie ieee.std_logic_unsigned.all, osoba vrcholu je port (ČLK: v std_logic q: z std_logic_vector (3 downto 0)); atribút OBDOBIE: string; atribút OBDOBIE CLK : signál je "50 MHz", atribút LOC: string; atribút LOC CLK: signál je "C10", atribút LOC Otázka: signál je "E1 E2 E3 E4", koniec hore, architektúra architektúry v hornej časti je signál tmp: std_logic_vector (3 downto 0): = "0000", začne proces (CLK) začať if (rising_edge (ČLK)) potom tmp
 
Rovnako odporúčame, aby pri použití ISE PIN umiestnenie GUI skontrolovať UCF pred a po, aby ste získali predstavu o tom, čo to urobil, a formát, ktorý má UCF
 

Welcome to EDABoard.com

Sponsor

Back
Top