O Verilog-otázka

[flushrat]

V Verilog, môžeme použiť pre b platí po dobu meškania: <= # 10 b
Ale v Verilog-A, ako by si to uvedomiť?
Tu je Verilog-kód:
integer;
b integer;
@ (V (ČLK), 1) začína
= B;
koniec

Simulácie ukazujú, že by mal trvať určitú dobu, pri použití pre b.
Teraz moja metóda je použiť na elektrické b, potom sa na elektrické a.
Ale je to dosť komplikované.

integer;
b integer;
elektrickej c;
parameter td = 1n;
c < prechodu (b, td, tr, tf);
@ (V (ČLK), 1) začína
= V (c);
koniec

 

[cooldog]

A co tohle?

@ (Časovač (td)) begin
= Tmp;
tmp = b;
koniec

 

[flushrat]

Ďakujem za vašu odpoveď.
Som navrhnutie radu DFFs, ktoré sú hodiny trigged.
Ale @ časovač dotírat byť zahrnuté do @ (ČLK) vyhlásenie.

cooldog wrote:

A co tohle?@ (Časovač (td)) begin

= Tmp;

tmp = b;

koniec