O Timequest časového analyzátora

[trupesh.vasoya]

ako používať timequest časovanie analyzátor nástroj, prosím, niekto môže povedať mi o tom, žiadny jednoduchý spôsob, alebo ukážkový príklad pre to, nemôžem pochopiť, o obmedzení používaných v ňom, prosím pomôžte mi .... Vďaka

 

[hairo]

Tu je jednoduchý návod Verím vám mohla pomôcť: Vďaka.

 

[trupesh.vasoya]

Vďaka Hair, je to naozaj užitočné pre mňa, ale môj skutočný problém je, v ktorom podmienkou musíme nastaviť obmedzovať v analyzátora timequest načasovanie a žiadny príklad, kedy inštalatér nepodarí, aby sa zmestili dizajn na zariadení (FPGA) a musíme použiť timequest za sadu, ktoré obmedzujú .. Počkajte pozitívnu reakciu .. Vďaka,

 

[hairo]

Montér nepodarí, aby sa zmestili dizajn na zariadení (FPGA) a musíme použiť timequest za sadu, ktoré obmedzujú

Ako je možné použiť časové obmedzenie pomocou timequest ak návrh nezmestí na konkrétne zariadenie? Nechápem to. Ak konštrukcia nezmestí na konkrétny FPGA obvodu, potom sa jednoducho zmení na väčšie FPGA obvodu. Vďaka.

 

[trupesh.vasoya]

áno, úplnú pravdu, vlastne som bol trochu zmätený, v tejto téme, takže ...., konečne viem, o analyzátora timequest načasovanie. Vďaka za pomoc.