o proces PLL

[gingerjiang]

hi all
Navrhneme aj PLL.
Chcem vedieť, či som sa špeciálny postup pre PLL, VCO, pretože bude integrovaný na čipe.
Vďaka vopred!

 

[khouly]

Myslím, že zmiešaný signál CMOS proces bude ok, a mala by zahŕňať silný induktor kov pre realizáciu

khouly

 

[gingerjiang]

khouly Napísal:

Myslím, že zmiešaný signál CMOS proces bude ok, a mala by zahŕňať silný induktor kov pre realizáciukhouly

 

[khouly]

Samozrejme u potrebovať navrhnúť cievky sami a simulovať ho a jeho meranie
u, ale budú vyžadovať plnú em simulácia získať najlepšie výsledky

a to je prednosť, že proces obsahujú silné kovové možnosť, a varaktory akumulácie režimkhouly

 

[safwatonline]

u pocínovat vždycky krúžok oscilátorAdded po 28 sekúnd:Ak ur fázový šum špecifikácie nie je to ťažké

 

[khouly]

Vážení gingerjiang

čo je ur PLL cieľovej aplikácie?

FS, CDR, modulácie, demodulovanie, hodiny synchronizácia,

khouly

 

[gingerjiang]

khouly Napísal:

Vážení gingerjiangčo je ur PLL cieľovej aplikácie?FS, CDR, modulácie, demodulovanie, hodiny synchronizácia,khouly

 

[khouly]

induktor pre design, by u niektorých použitia simulátora EM a model induktorov dobré, aby si všetky paracitics, a tak ďalej
môžete používať dynamiku, Sonnet, HFSS, čo chcete u

khouly

 

[Cvr]

Nazdar
Take pozornosť k izolácii analógových a digitálnych diely
Dig časť produkuje hluk a sfdr analógových častí degraduje