O PLL fázy-hluku a TRAN simulácie s prízrak

G

gaom9

Guest
Nazdar,
Som navrhovaní sigma-delta PLL, a chcú urobiť fáza-Hlukové simulácie s prízrak PSS a PNOISE.Ale existujú určité otázky, o tom, a môže ktokoľvek prispieť k ich riešeniu, prosím.

1.I pri použití OSC Verilog-A kód ako vstupné referenčnej frekvencii zdroja sa PSS simulácie sa nepodarilo kvôli skrytej-stave v Verilog-A kód.Existuje nejaký spôsob, ako vyriešiť to, prosím?

2, kedy som sa použiť vpulse ako vstupné referenčnej frekvencii zdroja sa PSS simuláciu opäť nepodarilo sa chybové hlásenie sa zobrazí ako:

Chyba nájdený spektre počas pravidelnej analýzy rovnovážneho stavu "PSS '.
V0 ` 'je pravidelné vstupného signálu, čo je v rozpore s autonómnych obvodov.

Ako môžem vyriešiť tento problém, prosím?Existuje nejaké nastavenie mám urobiť?

3, keď som si TRAN simulácia z PLL, tam sú nejaké chyby vyjsť tak, ako je uvedené nasledovné:

Chyba nájdený spektrum v čase = 25,9551 nás počas prechodnej analýze "TRAN '.
Nie konvergencie s minimálnou dobou krok.Posledná prijateľné riešenie vypočítaný na 25,9551 nás.

Hodnoty pre tie uzly, ktoré neboli zbližovania k poslednému Newton iterácie sú uvedené nižšie.Ďalej je uvedený spôsob, akým konvergenčné kritériá neboli splnené v nasledujúcom tvare:
Zlyhal test: | Hodnota |> RelTol * Ref AbsTol

V (I17.I162.I15.M14.bi) = 342,545 UV, predtým 342.545 UV.
Aktualizácia je príliš veľký: | 1,34297 UV |> 342,545 nV 1 UV
V (I17.I162.I15.M14.db) = 272,377 UV, predtým 272.377 UV.
Aktualizácia je príliš veľký: | 1,47118 UV |> 272,377 nV 1 UV
V (I17.I162.I15.M14.sb) = 310,535 UV, predtým 310.535 UV.
Aktualizácia je príliš veľký: | 1,34146 UV |> 310,535 nV 1 UV

Ako je možné tieto problémy vyriešiť, prosím?

Ďakujeme vám!
S pozdravom!

 
gaom9 Napísal:

1.
I pri použití OSC Verilog-A kód ako vstupné referenčnej frekvencii zdroja sa PSS simulácie sa nepodarilo kvôli skrytej-stave v Verilog-A kód.
Existuje nejaký spôsob, ako vyriešiť to, prosím?
 
Ďakujeme Vám za Vašu odpoveď, erikl.
Tieto problémy budú vyriešené vyššie, ale iný problém vyjsť, keď urobím AMS simulácie v spektre.
Chybové správy je:
ncelab: * Z, CUNOUN: Nedá sa nájsť žiadne jednotky pod tsmc18rf.pmos2v: symbol pri návrhu knižnice.
ncelab: * E, CUCFUN: instance 'M3' na jednotku 'pmos2v' je neurčeno v 'Chargepump.CP: schematickom'.
ncelab: * Z, CUNOUN: Nedá sa nájsť žiadne jednotky pod tsmc18rf.pmos2v: symbol pri návrhu knižnice.
ncelab: * E, CUCFUN: instance 'M4' na jednotku 'pmos2v' je neurčeno v 'Chargepump.CP: schematickom'.
ncelab: * Z, CUNOUN: Nedá sa nájsť žiadne jednotky pod tsmc18rf.pmos2v: symbol pri návrhu knižnice.
ncelab: * E, CUCFUN: instance 'M2' na jednotku 'pmos2v' je neurčeno v 'Chargepump.CP: schematickom'.
ncelab: * Z, CUNOUN: Nedá sa nájsť žiadne jednotky pod tsmc18rf.nmos2v: symbol pri návrhu knižnice.
ncelab: * E, CUCFUN: instance 'M1' na jednotku 'nmos2v' je neurčeno v 'Chargepump.CP: schematickom'.
ncelab: * Z, CUNOUN: Nedá sa nájsť žiadne jednotky pod tsmc18rf.nmos2v: symbol pri návrhu knižnice.
ncelab: * E, CUCFUN: instance 'M9' na jednotku 'nmos2v' je neurčeno v 'Chargepump.CP: schematickom'.

V tsmc18rf PDK je normálne, a symbol názoru existuje.AMS simulácie, ale nepodarilo sa spectreverilog simulačné režim je úspešný, nastavenie AMS simulácia je normálne, a já sa pokúšali mnoho rôznych nastavení, ale nepodarilo znova.

Prečo?

Ďakujeme vám!
S pozdravom!

 
gaom9 Napísal:

Ďakujeme Vám za Vašu odpoveď, erikl.

Tieto problémy budú vyriešené vyššie, ale iný problém vyjsť, keď urobím AMS simulácie v spektre.

Chybové správy je:

ncelab: * Z, CUNOUN: Nedá sa nájsť žiadne jednotky pod tsmc18rf.pmos2v: symbol pri návrhu knižnice.

is unresolved in 'Chargepump.CP:schematic'.
ncelab: * E, CUCFUN: instance 'M3' na jednotku 'pmos2v'
je neurčeno v 'Chargepump.CP: schematickom'.

...

is unresolved in 'Chargepump.CP:schematic'.
ncelab: * E, CUCFUN: instance 'M1' na jednotku 'nmos2v'
je neurčeno v 'Chargepump.CP: schematickom'.

ncelab: * Z, CUNOUN: Nedá sa nájsť žiadne jednotky pod tsmc18rf.nmos2v: symbol pri návrhu knižnice.V tsmc18rf PDK je normálne, a symbol názoru existuje.
AMS simulácie, ale nepodarilo sa spectreverilog simulačné režim je úspešný, nastavenie AMS simulácia je normálne, a já sa pokúšali mnoho rôznych nastavení, ale nepodarilo znova.Prečo?

 
Ahoj, erikl
Korenie model ciest je správne, a spektrum symbolov existuje.

http://www.edaboard.com/viewtopic.php?p=1121128 # 1121128

Tu je ten istý problém so mnou.

 
gaom9 Napísal:

Ahoj, erikl

s.
Korenie model ciest je správne, a spektrum symbolov existujú
s.

 
Ahoj, erikl
Cestu k symbolom je správne, a ja som sa snažil zmeniť simulácia cieľom prízrak, ale chyba je stále.Snažil som sa, ako ftopic332499.html, ale nefungoval.

Ďakujeme vám za vašu pomoc.
S pozdravom!

 
Ahoj, erikl
Zistil som, že cesta k vyriešeniu tohto problému.
Vzhľadom k tomu, že AMS simulácie je odlišná od prízrak, takže musíme použiť CIW-Preškoľovací Tool Box-AMS simInfo forme prízrak vytvorený pre simuláciu informácie o PDK.
Potom, čo robíš, že simulácia môže plynúť pravdu.

S pozdravom!

 
Děkuji, gaom9,
za Vašu odpoveď s riešením!Môže byť budem potrebovať, kedysi.A vôbec: predstavujúce riešenia na konci fórum diskusie môže pomôcť mnohým ľuďom.

S pozdravom a veľa šťastia!
erikl

 
Ahoj gaom9

Ako ste sa vyriešiť váš problém 1.:

Citácia:

1.
I pri použití OSC Verilog-A kód ako vstupné referenčnej frekvencii zdroja sa PSS simulácie sa nepodarilo kvôli skrytej-stave v Verilog-A kód
 
Ahoj, jas2005
Môžete použiť SIN signál Verilog-A kód ako referenčnej frekvencii, pretože SIN kód nie je s žiadnu skrytú-stav a PSS simulácia pôjde.

Máj je pre vás užitočné.
S pozdravom!

 
Nazdar
I'm Tringa vykonať simulácie PLL s dvoma ideálny blokov: VCO a divider (bude to rýchlejšie potom celého systému simulácie, ktoré budem vykonávať na konci, keď bude všetko pripravené).
Využil som doménu Delič napätia z Kejdens príkladom.Ale počas PSS analýzy je chyba:
skrytej štátnej variabe: tlast_cross.
(ďalej comunica označuje trate, kde 'tlast_cross = $ realtime;')

Viete, ako zmeniť kód, aby riešili problém?

Kód:"include" constants.h "

"include" discipline.h ""definovať TIME_TOL 10e-12

"definovať VOLT_TOL 1e-6

"definovať TWO_PI 6.2831853071795864769Modul frequency_divider (output_osc_sig, divide_ratio, input_osc_sig);

výstupná output_osc_sig;

Elektrické output_osc_sig;

Vstupné divide_ratio;

Elektrické divide_ratio;

Vstupné input_osc_sig;

Elektrické input_osc_sig;parameter skutočný amplitúda = 5;real tlast_cross;

real fout;

real theta;

real divide_r;analógové začať

@ (Kríž (W (input_osc_sig), 0, "TIME_TOL` VOLT_TOL)) začínajú

fout = 0,5 / ($ realtime-tlast_cross);

tlast_cross = $ reálnom čase;

koniec

if (V (divide_ratio)> = 0,001)

divide_r = V (divide_ratio);

else begin

divide_r = 0,001;

$ Zobrazenie ( "Vážne varovanie: Rozdiel pomer vyšiel pod, 001! \ N");

$ Zobrazenie ( "Vážne varovanie: som svojvoľne delená, 001 miesto! \ N");

$ Zobrazenie ( "\ n");

koniec

theta = IDT (fout / divide_r, 0);

bound_step (0,05 * divide_r / (fout 1));

V (output_osc_sig) < -amplitúde * sin ( `TWO_PI * theta);

koniec

endmodule

 
2 chyby zistené spektrum počas pravidelnej analýzy rovnovážneho stavu "PSS '.
V0 ` 'je pravidelné vstupného signálu, čo je v rozpore s autonómnych obvodov.
Ako môžem vyriešiť tento problém, prosím?Existuje nejaké nastavenie mám urobiť?
-----------------------------

hi gaom9
I splnenie tohto problému v inom simulácie.I zostavenie LC-VCO systému (typický autonmous systém).A ja chcem vedieť nejaký hluk vplyvu na VCO.Tak jsem se série VDD (1.8V) s nevyhnutnou Soure (100mV 10MHz).Ale PSS / pnoise mať chybu.Chyba: "V0 'je pravidelné vstupného signálu, čo je v rozpore s autonómnych obvodov.Ako môžem vyriešiť tento problém, potom?vďaka
 
xwlpxc Napísal:

2 chyby zistené spektrum počas pravidelnej analýzy rovnovážneho stavu "PSS '.

V0 ` 'je pravidelné vstupného signálu, čo je v rozpore s autonómnych obvodov.

Ako môžem vyriešiť tento problém, prosím?
Existuje nejaké nastavenie mám urobiť?

-----------------------------hi gaom9

I splnenie tohto problému v inom simulácie.I zostavenie LC-VCO systému (typický autonmous systém).
A ja chcem vedieť nejaký hluk vplyvu na VCO.Tak jsem se série VDD (1.8V) s nevyhnutnou Soure (100mV 10MHz).Ale PSS / pnoise mať chybu.Chyba: "V0 'je pravidelné vstupného signálu, čo je v rozpore s autonómnych obvodov.Ako môžem vyriešiť tento problém, potom?vďaka

 
Ahoj
Bol som vykonávajúce PSS a pnoise simulácie, ale niektoré problémy vyskytli.
Dovoľte mi popísať môj systém.
I'm tvorby PLL, ktorá sa skladá:
Referenčného napätia (štvorcovej vlny-vpulse): 4MHz
PFD / CP: 3 stav, transitory úrovni
Obíďte Filter: druhého rádu (R C) | | C
VCO (sinusoida): 300 MHz (Verilog-A príklad z Kejdens' pllLib ')
Blok zmeniť VCO hříchů štvorcových a poslal ho do divider.
Divider: N = 79 (Verilog-A príklad z "Skryté štátu v SpectreRF" by Ken Kundert)

(Tiež som tranzistorové úrovni deliča a VCO, ktoré pracujú, ale prvé som chcel urobiť pnoise simulácie s týmito dvoma ideálny Verilog-A modely pre uloženie času)

Takže prechodné simulácie ukazujú, že PLL zámky a stabilizácie dobe je 10us.
Potom som nastaviť nasledujúce parametre PSS a Pnoise analysyis:
PSS:
Beat frekvencie: 4MHz (ako požadovanú frekvenciu od mimo signál Delič)
Nr harmonických: 7
Presnosť nastavenia: stredne
Dodatočný čas na stabilizáciu: 10us
(ostatné parametre sú štandardné. K 'Oscillator' voľba nie je začiarknuté)

Pnoise:
Sweeptype: Relatívna
Relatívna frekvencia: 1
Štart-Stop: 100 - 20M
Otočka Typ: logaritmické
Body za desať rokov: 5
Maximálna postranné pásmo: 7
Produkcia -> napätie; pozitívny uzol: VCO výstup; negatívne uzol: VSS
Vstupné Zdroj-> napätie; Vstupné napätie zdroj: môj referenčný zdroj - vpulse
Referencia boku-band: 0
Hluk Typ:
source
Po prvé si
nejsem jistý jestli jsem správně nastavené na pnoise parametre (najmä týchto z nich nižšie Najvyššia postranné pásmo).

Ok, keď som spustiť PSS simulácie bol pracovný až do 10us.Potom tam bol comunica radi napodobňujú od 10us-> 10.25us; simulácia pracuje trochu do 10.24us a potom zavesené-hore.Nič viac sa stalo, tak som mal taky zastaviť simuláciu.

Takže moje otázky sú nasledovné:
Sú PSS a pnoise nastavenia správne?
Prečo sa PSS simulácia nemôže byť hotové?

Ďakujem vopred za odpoveď.

 
Skúste použiť odkladací súbor pre PSS.Niekedy sa po dlhej PSS Sims, surový súbor stáva obrovským a sim prostě zasekne.Poskytujú niektoré názov súboru v SWP súbor stĺpci.

 
Ahoj

Vlastne som nebrali jednu vec.Povedal som, že PSS analýzy zavesené-up, ale som si všimol, že convNorm bol docela veľký, ako 27.2 03.Tak som sa znova.V skutočnosti bola analýza tvorby slučiek a po dlhú dobu len sttoped.Tak to je problém s konvergenciou.

Ale v prechodnej analýze Ripples VCO na riadiacom napätí po 10us, boli radi 1mV, čo znamená, 100kHz variácie VCO frekvencie (Kvco = 100MHz / V).Takže by nemal byť žiadny problém.

I to, že moje nastavenia sa mýli.
Mohol by niekto odpovedať, sú PSS nastavenia správne?

 

Welcome to EDABoard.com

Sponsor

Back
Top