o načasovaní uzavretí

M

mark_yeh

Guest
Ahoj všetkým,
Našiel som načasovanie správy z syntéza nástroj je veľmi odlišné od načasovanie správy po miesto a cestu, keď aj použitie Xilinx zariadenia.a čisté omeškania je 70% a viac po miesto a cestu.takže si myslím, že je načasovanie uzavretí problému.andbody tu môžu podeliť o skúsenosti o načasovaní uzavretí v FPGA s nami?
vďaka!

 

Welcome to EDABoard.com

Sponsor

Back
Top