non-vyčnievať hodiny

[cjupiter]

Mám integrátor SC vykonávať s doplňujúcim prepínačov.Používam non-vyčnievať hodiny.Záleží na tom, keď bezplatný hodiny prekrývajú.

Chcem tým povedať, bezplatný prechod beží na dve hodiny, ktoré sú inverzné k sebe.tzn.Hodiny a potom clockbar.Takže v integrátor sú tam dva non-vyčnievať hodiny, a preto sa comp.Prepínače ďalšie dve hodiny, ktoré sú inverzné do seba.Nemôžem si tie dve hodiny sa neprekrývali.Je to v poriadku?

Dúfam, že aj zmysel tu

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Confused" border="0" />

 

[Sunking]

To je dobrý nápad.
Musíte byť istí, že tam je non-vyčnievať hodiny.to znamená,
tam je malý interval medzi až po hodiny.
Môžete pridať nejaký buffer pre to

 

[cjupiter]

Možno nebola úplne jasné, pokúsim sa vysvetliť znova.

Bezplatný prechod utečie dve hodiny.Z ktorých jedným je inverzný ostatných.

V mojom integrátor SC aj bezplatné používanie prepínače pre zapnutie v integrátor.
use non-overlapping clocks.

I DO
používať non-vyčnievať hodiny.

clocks i use for the switches do overlap.

Inverzná
hodiny však aj použitie prepínačov sa prekrývajú.Je to normálne?

 

[Hughes]

Ak je prepínač je bezplatný CMOS trans-brány, brána signál NMOS a to PMOS možné pripojiť na vstup a výstup, invertor, resp.

 

[JPR]

Tu je to, čo by som robil, pre iné prekrývanie hodín generátor.

Po prvé, niektoré defintions:

Hodiny - (dúfam, že to je zrejmé)

clock_A - to bude riadiť akékoľvek NMOS, ktoré sú na hodiny, keď je vysoká
n_clock_A - to bude riadiť PMOS, ktoré sú na hodiny, keď je vysoká
clock_B - to bude riadiť NMOS, ktoré sú na hodiny, kedy je nízka
n_clock_B - to bude riadiť PMOS, ktoré sú na hodiny, kedy je nízka

Bude 3 ďalšie potrebné signály:
n_clock - výstup menič s inuput z hodín
buff_clock_A - dúfajme, že bude zrejmé,
buff_clock_B - dúfajme, že bude zrejmé,

Teraz, obvod.Bude to trvať 5 striedače a 2x2-vstup NOR hradiel.

INV0 vstup hodiny, výstup je n_clock
INV1 je clock_A vstup a výstup je n_clock_A
INV2 je n_clock_A vstup a výstup je buff_clock_A
INV3 je clock_B vstup a výstup je n_clock_B
INV4 je n_clock_B vstup a výstup je buff_clock_B

NOR1 vstupy n_clock a buff_clock_B výstup je clock_A
NOR2 vstupy sú hodiny a buff_clock_A výstup je clock_B

V statickom stave, bude clock_A, buff_clock_A a n_clock_B byť rovnaká ako hodiny, a n_clock, clock_B, buff_clock_B a n_clock_A bude bezplatné do hodiny.

Na transitons, budú tieto sekvencie vyskytujú:

Hodiny HL prechod pojede n_clock LH
n_clock LH pojede clock_A HL
clock_A HL pojede n_clock_A LH
n_clock_A LH pojede buff_clock_A HL
buff_clock_A HL pojede clock_B LH

Odmlčal som sa tu, pretože to je kľúčom k non-vyčnievať generácie.clock_B deje LH potrebuje obe hodiny HL A buff_clock_A HL.Vzhľadom k tomu, buff_clock_A nepôjde L až po clock_A odišla nízke a vysoké n_clock_A odišla, to zabezpečí, že hodiny sú prepínače OFF, ako prepne hodiny B dostať zapnuté.

pokračovať, kde som prestal:
clock_B LH pojede n_clock_B HL
n_clock_B HL pojede buff_clock_B LH

Teraz, to nastavuje pre iných za-prekrytie ďalšej fázy.Vzhľadom k tomu, buff_clock_B je H, bude clock_A zostanú nízke až do buff_clock_B stane nízke, čo bude po prepínače hodiny B sú vypnuté.

Upozornenie: nedávajte nárazník z hodín signálov v tejto ceste k prepínaču.Takéto buffer nebude umožnia obvode, aby sa uistili, že sú prepínače OFF pred zapnutím opačnej fáze sa zapne.

Poznámka: Ak je váš návrh vyžaduje udalosti dôjde v poradí pre jednotlivé fázy hodiny, pridávať ďalšie meniče v každom reťazci (2 v čase, ...) dovolí.Napríklad by mohla byť použitá na buff_clock_A zapnúť NMOS prepínač, ktorý musí mať prepínač riadený clock_A zapnutý prvé.

 

[naisare]

Vážení JPR,
Bude jasnejšie a jednoduchšie, keby sa u vysvetliť schému ..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsmev" border="0" />

 

[cjupiter]

Si vážime Vášho úsilie vo svojej odpovedi JPR, ale to je trochu mätúci, na prvý pohľad.Naisare má pravdu, možno máte diagram, ktorý by mohol vysvetliť, čo trochu jasnejšie.Zatiaľ sa budem snažiť dekódovať to, čo ste napísali

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />

 

[devrimaksin]

Myslím, že keď hovoríš, inverzný hodiny prekrývajú, ste mal na mysli, keď inverzné hodinového signálu ide vysoké, že je interval, kedy obe fázy je inverzný logiku hodiny sú vysoké.To je úplne normálne, že v skutočnosti by mal štát týmto spôsobom, keď je myšlienka non-vyčnievať v súvislosti s vypnutím vypínače a inverzné hodiny sa používajú na kontrolu PMOS tranzistory, ktoré sú mimo hodiny, keď je vysoká, so zreteľom na definície nie sú-prekrývajú hodiny sú stále bez prekrytie

 

[terryssw]

Predpokladám, že budete mať non-prekrývaniu hodiny F1 a F2, vodičský NMOS prepínačov, a tiež f1_bar a f2_bar, vodičský PMOS prepínače.F1 a F2 musia byť non-prekrytia (nie obaja 1 v rovnakej dobe), a f1_bar a f2_bar musia byť nepriamo mimo-prekrytia (ne obaja 0 súčasne).Avšak, je f1_bar priamo odvodené z f1 len o priamej inverzie, takže f1 a f1_bar môžu prekrývať svojou povahou.

 

[JPR]

Tu je diagram, čo som popísal.
Ospravedlňujeme sa, ale musíte prihlásiť do zobrazenie túto prílohu