neúplný Obnoviť assignmet s nariadením, čo sa stane v Synth??

A

Arturi

Guest
Vážení, mám kus kódu, ktorý popisuje 13-bit flip-flop je nastavený na 10-bitový vzorka: reg [`MSB20: 0] reg20; Vždy @ (posedge CLK alebo negedge rstb_regs) if (~ rstb_regs) reg20
 
13:10 sú syntetizované na DFF sa reset a 09:00 sú syntetizované na DFF reset wothout.
 
[Quote = Artur] Vážení, mám kus kódu, ktorý popisuje 13-bit flip-flop je nastavený na 10-bitový vzorka: reg [`MSB20: 0] reg20; Vždy @ (posedge CLK alebo negedge rstb_regs) if (~ rstb_regs) reg20
 

Welcome to EDABoard.com

Sponsor

Back
Top