nc!

[alpacinoliu]

Som nováčik na nc.
Chcem zostaviť moduly v súbore common.v do lib spoločné, a ďalšie moduly sú zostavené do lib worklib.
Teraz som vytvoril nasledovné súbory
cds.lib
DEFINE worklib .. / bin / lib / worklib
Definovať spoločné .. / bin / lib / common

hdl.var
DEFINE PRÁCE worklib
DEFINE LIB_MAP (.. / rtl / common.v => časté)

ale našiel som všetky moduly, bolo zostavené do lib worklib.Mám pravdu?ako som to s mojím požiadavkám

Thanks in advance

 

[omara007]

v hlavnej ponuke .. NSprejsť do súboru ..Set Design Directory ..a potom zmeniť názov činnosti knižnice od worklib (čo je predvolené nastavenie) do (spoločná) ..a prejdite do adresára, ktorý u fyzickej chcete, aby bola ur knižnice adresára ..

 

[Pheobe]

Som zmätený týmto problémom teraz.

Má niekto riešenie tohto problému v hdl.var spôsobom?

Thanks in advance!

 

[ljxpjpjljx]

môžete použiť na vytvorenie ncsim cds.lib a hdl.var!

 

[Pheobe]

ljxpjpjljx Napísal:

môžete použiť na vytvorenie ncsim cds.lib a hdl.var!

 

[ljxpjpjljx]

môžete pripraviť pre svoje vlastné cds.lib a hdl.var, potom povedzte ncsim načítať tento súbor!

 

[Pheobe]

i nájsť dôvod, v nc pomôcť nasledovné:

Ak je pracovný premennej (pozri činnosti) a variabilné LIB_MAP sú obidve definované, vymedzenie PRÁCE premennej prepíše definíciu premennej LIB_MAP.To je dôležité mať na pamäti, pokiaľ robíte zmiešané-jazyk simulácia, kde môžete definovať premennú LIB_MAP ku kontrole, kde sú Verilog design jednotky zostavujú a potom definujte PRÁCE premennú definovať knižnicu pre prácu SystemC.V tomto prípade by sa všetky konštrukčné celky zostavené do knižnice upresnená PRÁCE premenné.Ak sa tomu vyhli, môžete buď odstrániť definíciu PRÁCE premenné a potom použiť-práca-príkazového riadka pri kompilácii SystemC, alebo môžete odstrániť definíciu premennej LIB_MAP a potom použiť voľbu-prácu pri kompilácii Verilog.