NC Verilog-post-simulácia problému

[Sevid]

Dear all:

keď ja som simulovať kódov s NC-Verilog syntetizovať po nich s DC, niektoré referenčné chybe, zoznam chýb je v tomto zložení:

ncelab: * E, CUVMUR: instance modulu / UDP 'fdesf1a3' je neurčené
v 'worklib.ar: module'.
ncelab: * E, CUVMUR: instance modulu / UDP 'clk1a3' je neurčené
v 'worklib.ar: module'.
......
ncelab: * W, CUVWSP (. \ simplecpu.v,) 221 | 26: 1 port nebol pripojený:
CO
ncelab: * E, CUVMUR: instance modulu / UDP 'clk1b6' je neurčené
v 'worklib.dr: module'.
ncelab: * F, MAXERR: maximálna chyba počet dosiahol (15).

a podľa môjho najlepšie súboru, som použil systém úlohu $ sdf_annotate ako:
počiatočné
začať
$ Sdf_annotate ( "design.sdf", mydesign, "design.log");
koniec

Thanks in advance!

 

[Shurik]

Ahoj!
Skúsiť
nchelp ncelab CUVMUR

 

[tukken]

skontrolujte, či ste zahrnuli knižnici cestu

 

[stormwolf]

Myslím, že hlavným dôvodom je knižnica.

 

[love2read]

skontrolovať vašej knižnici link

 

[Sevid]

Vďaka za všetky z vás.
Ale toto je môj prvý post-sim s NC-Verilog, pls povedz mi, ako prepojiť alebo obsahujú mojej knižnici.
Thanks in advance!

Sevid

 

[xuanzhu]

Ak nemáte po simuláciu
musíte zahrnúť do knižnice súbor vo svojom brány netlist alebo použiť súbor do zoznamu súbor knižnice, testbench súbor a brány netlist.Knižnica súbor obsahuje všetky brány discreption, ktorú nájdete vo vašom zozname spojov
Napríklad
"zahŕňajú" mylib.v "
modulu xxx
.....
endmodule
alebo zoznam súborov, ktorých obsah je ako nasledujúci
mylib.v
tb_xxx.v
xxx.v

 

[Sevid]

Ak chcete xuanzhu:

ale v mojej knižnici je súbor **. db súboru pri syntéze aj môj návrh s DC.
Chcete povedať, že by som mal prepnúť **. v súbore, áno či nie?, Ale ako?

díky moc.
SevidVkladá 1 hodina 47 minút:
INCLUDE / cesta / k / ur / library / súbor / / znie v mojom cds.lib
upresniť keď ja som **. db týmto spôsobom, já dostať košom týž dlh.
Zdá sa, ako by som sa musia preložiť do db som **. **. lib, alebo cds.lib?, Ale ako?

Naozaj si toho vážim ur help.
Sevid

 

[cfriend]

Podľa môjho názoru, je vám v súbore z *. lib dir.pre simuláciu.

 

[xuanzhu]

k Sevid
Verilog tento súbor knižnice poskytuje Váš predavač, ako TSMC, JIC, alebo UMC, atď Je napísaná ani vám, ani prevedené do knižnice súbor db

 

[Sevid]

Pre všetky:
Čo práve robím je len experiment, a ja len **. db súboru knižnice.
Ale od niekoho, počul som, že môžete získať ur knižnica pre post-sim s pomocou "knižnica analyzátor", ktorý je zakotvený v VSS, alebo "knižnica kompilátor", ktorý je zakotvený v DC.
ale já nevím, ako dostať to, pomôžte!

Díky moc.
Sevid

 

[Sevid]

Môžeme len zmeniť naše. Lib knižnicu súborov. Db,. HDL,. Edif knižničných súborov pomocou knižnice překladačů.
Takže aj Cann't prekladať my. Db knižnica súboru. V súbore s ním.
Vďaka vám všetkým.
U konca tejto témy.

Sevid

 

[Markchang]

Myslím, že by ste mali byť možnosť pridať ďalej
ncelab-prístup RWC-nowarn CUVWSP

 

[sumit_techkgp]

Prosím uveďte knižnica udp vo vašom zozname simulátore súbor
Sumit

 

[bossbebes]

A čo pôsobnosti v SDF súboru.

Viete, čo je tejto oblasti?
Čo to znamená?

Thxs

Začiatočník ....