Navrhovanie PLL s FPGA na posledný rok projektu!

[arbalez]

Chcem svoj názor na návrh plne digitálny fázy uzavretej slučky. je to celkom jednoduché pre posledný rok projektu? alebo je to stojí za posledný rok projektu? Môj asistent povedal, že je ľahké navrhnúť také PLL s FPGA. a analógového je oveľa tvrdšia. takže mám postupovať, alebo navrhnúť analógového? Píšte svoje podnety. CK.

 

[arunragavan]

aj návrh ADPLL je celkom jednoduchý .. a wot u pochopiť, sú základné buildin bloky ADPLL Prvým z nich je PFD nasleduje low-pass filter a nakoniec DOC - digitálne ovládanie osciloskopu. Pokúste sa simulovať tieto bloky u WÜD získať výstup pre ur ADPLL .. obe fázy a frekvencie na zámok. Mám nejaké materiály o ADPLLs .. môžem nahrať v prípade potreby. S pozdravom,

 

[arbalez]

Myslím, že to potrebujú. Môžete mi prosím nahrať súbory? sa písania VHDL kódu pre adpll hektický jeden? vďaka.

 

[arunragavan]

Tak tu je dokument, ktorý obsahuje informácie o ADPLLs fáze Digitálne Locked slučiek Mike DeLong 13.května 2004 Téma Téma pre tento technický dokument bude FPGA implementácia digitálnych postupne uzamknuté slučky. Dúfam, že to pomôže s pozdravom,