Navrhnite mi nejaké odkazy, aby ste získali syntézu pojmov

[elec_student]

Musím sa naučiť syntézu pojmov. Môže mi niekto povedať z wheres by som mal začať?

 

[nanda_kishore]

Choďte a učte sa od príručiek užívateľskej príručke prekladačov na stránkach Synopsys .. solvenet.synopsys.com .. mailom, ak máte nejaké pochybnosti

 

[shiv_emf]

Jo PREDANÉ doc naozaj gud ... to dá u gud výklad s príkladmi ... časovanie analýza je vry dôležité Shiv

 

[calm]

Kniha Synopsys, design s DC & pt.

 

[elec_student]

Nie som schopný pre prístup k webu. Môže niekto mi poslať materiál? Vďaka

 

[chuck_mg]

[Quote = elec_student] Musím sa naučiť syntézu pojmov. Môže mi niekto povedať z wheres by som mal začať [/quote] Pohľad do tejto knihy pre začiatok: Verilog HDL syntézy, Praktické Primer (Paperback) J. Bhasker (Autor) Download Xilinx ISE a hrať sa s nástrojom môžete Žiadosť o synposys syntézu dokumentov rovnako.

 

[omara007]

Skúste knihe: Pokročilé ASIC čip syntéza pomocou Synopsys prekladačov, fyzické Compiler a Prime Time

 

[elec_student]

Láskavo zaťaženie niektoré z kníh, u týkajú.

 

[shiv_emf]

http://www.edaboard.com/viewtopic.php?t=73639&highlight=synopsys Kontrola odkaz! Nájdete u vyššie spomínanej knihy! Rozšírené ASIC čip syntéza pomocou Synopsys prekladačov, fyzické Compiler a Prime Time Shiv

 

[barkha]

http://www.edaboard.com/viewtopic.php?t=90443&highlight=himanshu Názov: Pokročilé ASIC Chip Syntéza: Použitie Synopsys prekladačov, fyzické prekladač a PrimeTime Autor: Bhatnagar, Himanshu Edition: 2. vydanie publikácie: Kluwer Academic Publishers (2002) ISBN: 0792376447 Formát: PDF formát, text editovateľný

 

[tosonal.jain]

odkaz nie je tam mohol zaistiť u niečoho iného?

 

[gck]

Ahoj syntézy Douglas Smith je veľmi dobrá kniha pre začiatok. To sa týka porovnania VHDL a Verilog štýl kódovania. Ale nemám jej mäkké kópiu. Ak telo pls nahrať. Vďaka vopred.

 

[intriguer]

prečítajte si logika syntéza v kapitole 12 ASIC knihou Smith, dobrá kniha pre štúdium poňatie syntézy a môžete sa učiť jazyk syntetizovatelné konkrétne kódy z Verilog od palinkar

 

[sekapr]

Musíte sa prihlásiť pomocou svojho ID solvnet firmy ID webu pre prístup k DC manuál

 

[asicengineer1]

Ak je u mať prístup do DC, všetko, čo u musíte urobiť, je typu ", kde (a aké) dc_shell" v Unixu riadku. To vám povie u inštalačného adresára. Ak je u tam môže nájsť u adresára s názvom "doc". V tomto, LL u nájsť návody a manuály pre DC. Aj v prípade, u mať prístup k prekladačov a nechcete používať konštrukcie videnia (GUI), je možné pri type dctut v Google a dostať do príkazového riadku verzia výukového programu DC. Verím, že jeho k dispozícii aj v tomto fóre.

 

[energeticdin]

Ahoj, choďte na webové stránky Synopsys. Stiahnuť DC užívateľskej príručke. Dinesh [size = 2] [color = # 999999] Pridané po 1 minút:. [/Color] [/size] Dobrý deň U sa musí naučiť základné Tcl príkaz, potom syntéza ABC 1 part.pdf a syntéza ABC 2 PDF Dinesh

 

[energeticdin]

Plz nájdete niekoľko návodov DC mnoho návodov u môžete získať v tomto odkaze, alebo ísť do Synopsys.com solvnet u nájsť mnoho pdf .... Ale u mal potrebu riadneho prihlásenia Dinesh

 

[xinsu]

Mal by si si skúsiť Lab pochopiť syntézu toku

 

[satyakumar]

Ahoj všetkým, som navrhol SDRAM radič v systéme Verilog, chcem, aby môj návrh sythesize pomocou DC, môže každý subjekt sa konanie, alebo skripty pre robenie syntézu. Vďaka všetkým

 

[omara007]

[Quote = satyakumar] Zdravím všetkých, som navrhol SDRAM radič v systéme Verilog, chcem, aby môj návrh sythesize pomocou DC, môže každý subjekt sa konanie, alebo skripty pre robenie syntézu. Vďaka všetkým [/quote] nájdete základné skripty v knihe: Pokročilé ASIC syntéza pomocou Synopsys DC, PT a telovýchovy kompilátor