Najlepší spôsob, ako budovať veľké LUT

[Tetra]

Chcem stavať veľké LUT vo VHDL. Aký je najlepší spôsob, ako vybudovať bez sacrifizing všeobecnosti VHDL (tj bez použitia konkrétnu technológiu pamäti) ide o

 

[cube007]

Ako som vám rozumiem správne, chcete napísať VHDL kódu s veľkou LUT v oblasti IT a nechcete používať špeciálny kód, ktorý je určený len pre napr Alter a Xilinx?

 

[Tetra]

To je správne

 

[cube007]

Dobrý, všetko, čo musíte urobiť, je vyhlásiť veľkou konštantné pole so všetkými informáciami, ktoré chcete mať ako LUT. Syntéza nástroj rozpoznať kód ako ROM. Ak je pole je veľký dáta budú uložené v systéme podľa miesta vášho FPGA (Alter -> EAB, Xilinx -> Embedded BlockRAM). By, cube007