Názory na plne digitálny PLL designu

M

mitgrace

Guest
Vážení: Má žiadne skúsenosti o všetky digitálne PLL designu? Čo takto nervózny? Ak sa DPLL platí v RF systému? Je to v poriadku? Nejaký komentár?
 
Vážený pane: Prečítal som to, má každý MATLAB demo súbory?
 
dpll je najlepšie zo všetkých SPLL, adpll.apll Kým design hľadiska jeho mať vysoko Q, nízky fázový šum, ak u považujú LC VCO ako ostatní VCO
 
Dobrý deň, podľa môjho názoru, v porovnaní s analógovým PLL, DPLL všeobecne má veľmi vysoký jitter. Ak nepridáte DDS hodiny generátory (oni sú vlastne hybridný analógový / digitálny systémy) na digitálne PLL kategórii. S pozdravom, Frank
 
NO kolísanie môžu byť nižšie, než je analog Príspevky fázu hluku PLL komponentov. To je tiež preukázané TI! Kľúčom k úspechu je digitálny VCO riadenie a digitálneho fázového detektora. VCO konania nie je jednoduché, aby sa monotónna a prepínanie rušivé neskreslené a prevod z časové rozdiely na digitálne dáta, je tiež ťažké. Otázka znie: Má celkové úsilie o čisto digitálny následok väčšie ekonomické čip realizáciu. Obe formy NRe a kremíka oblasti.
 
Je možné, že máme rôzne defintions o digitálnom PLL. Podľa môjho chápania, digitálny PLL pracuje v diskrétnom časovom meradle, s výkonom dosiahol v diskrétnych časoch. To môže vyzerať dobre v tomto svete, diskrétne, ale nie keď napr vzorkovanie analógový signál, ktorý nemá žiadny vzťah k tejto časovej oblasti. Môžete dať odkaz na jednu z uvedených TI papiere.
 
Je nám ľúto Čítal som veľa článkov od TI a videli prezentáciám z konferencie v priebehu rokov. Majú veľa časopisov u nás, ale ani jeho zvolení. Urob to zajtra. "All-Digitálny PLL" je ešte čas, diskrétne! Aké zmeny v koncepte je, že cesta fáza rozdiel -> VCO frekvencie získa hodnoty diskrétne. Takže prvej fázy by mal byť rozdiel prevedený na digitálne hodnotu. Integrujúce vlastnosť umožňuje výmenu hodnote rozlíšenie a časové rozlíšenie. Potom PI-regulátor je digitálny a VCO konečne digitálny kontrolou. V klasickom "digitálny PLL" (v Roland najlepší termín) fáza je kontinuálny.
 
Dobrý deň, chcel by som sa za jednoduchý test prípad. Mám kvalitný 100 MHz referenčné hodiny a chcete vytvoriť 54,24 MHz s minimálnou chvenia na digitálny prijímač. Viem, že môžem dosiahnuť s analógovým PLL alebo DDS syntetizátoru hodín (zmiešaný signál hybrid, ktorý používa analógové interpolácie a filtrovanie, tak by som sa považujem digitálny PLL). Domnievam sa, že digitálna PLL nemôže v tomto smere pomôcť. Všetky digitálne riešenie by bolo nastaviť prijímač vzorkovacia frekvencia buď 50 alebo 100 MHz, z niekoľkých dôvodov (ADC nelinearity, ktorá je určená výstupné rýchlosť prenosu dát, čokoľvek) to nemusí byť vhodné pre môj receiver. S pozdravom, Frank
 
[Quote = rfsystem] Nie kolísanie môžu byť nižšie, než je analog Príspevky fázu hluku PLL komponentov. To je tiež preukázané TI! Kľúčom k úspechu je digitálny VCO riadenie a digitálneho fázového detektora. VCO konania nie je jednoduché, aby sa monotónna a prepínanie rušivé neskreslené a prevod z časové rozdiely na digitálne dáta, je tiež ťažké. Otázka znie: Má celkové úsilie o čisto digitálny následok väčšie ekonomické čip realizáciu. Obe formy NRe a silikónových oblasti. [/Quote] Ahoj, máš ešte porovnať s ADPLL tranditional PLL? Vďaka.
 
Pre 45, 65 a 90nm technológiou, je zníženie napätia priestor. a je to ťažšie a ťažšie navrhnúť ADPLL s digitálnym jadrom zariadenia. Vedľa napätie priestor, brány, únik je tiež veľký problém pre konštrukciu slučky filter. Aj keď silné-oxid zariadenia môžu byť použité na riešenie brány úniku, ale priestor bude trpel. z môjho pohľadu, pokiaľ ide o digitálny generátora Takt jadra, všetky digitálne PLL je budúcnosť.
 
Ahoj chlapci! Som nový PLL designu a musí si vybrať, ktoré PLL architektúra robiť. Nemám moc skúseností. Možno povedať, u ktorých PLL: analógový plne digitálny preferovať. Cieľom je, aby pre PLL frekvenčný syntézou v mikroprocesora DSP na SOI technológiu 0.35um. Referenčná frekvencia môže pohybuje medzi 10 až 20 MHz. Multipliation faktorom 1-15. PS Ospravedlňujem sa, ak moja angličtina zlé. Je to môj hlavný jazyk
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top