I
indomitable12345
Guest
Mám projekt VHDL, ktorý chcem syntetizovať ......... Potrebujem nejaký nástroj, ktorý Synthesia logiku z mapy, a to na 0,35 um štandardné mobilné knižnice, ktoré som si ....... niekto navrhnúť mi bezplatných nástrojov pre syntézu logických obvodov ASIC ......... aj ja chcem bezplatné nástroje pre place and route .........