Nápoveda k Sigma delta modulátor

R

RDRyan

Guest
Ako implementovať sigma delta modulátor v Verilog? Chcem použiť MASH1-1-1 simga delta modulátora v frakčnou-N PLL. tom, ako ju v skutočnej okruhu? Môže mi niekto dať nejaký návrh, alebo nejaké referencie? Díky moc! Ryan
 
Ak chcete vytvoriť verilig model, máte 2 spôsoby, ako (to sú tie, ja viem): 1-zjednodušene: Môžete použiť laplace_nd ({num coeffs}, {} deno coeffs) realizovať NVF na DS modulátor ( všimnite si, že to platí len pre VerilogA alebo VerilogAMS). 2-Build behaviorálne model pre každý akumulátor, register, sčítačka, subractor ... atď Ich následné pripojenie (napr. v schéme) a simulovať nový blok. Skúsil som druhú cestu (ale som VHDL) a dával dobré výsledky.
 
Urobil som behaviorálne model. Ale je to príliš ťažké realizovať šumu siete v MASH 1-1-1. Ďakujem moc! Budem sa snažiť znova.
 
Som implementoval objednávky 2 a order3 sigma delta modulátora na FPGA (Verilog). Ale mnoho dokladov povedať, že vysoká, aby sigma delta modulátor bude better.I len zaujímalo, či niekto zaviedol vysoké, aby sigma delta modulator.I používajú niektoré koeficienty niektorých papier z IEEE, nemôžu pracovať:. cry:
 
Som VHDL realizovať 3. rádu sigma delta modulátora (jediné slučky architektúra). Prosím, môžete mi dať príklad VHDL kódu, pretože I'am beginig v modelovaní VHDL. Díky moc! Noura
 
Pozrite sa na papier: CMOS Delta-Sigma frekvenčný syntezátor s novou frekvenčný delič a zjednodušenú MASH štruktúry. Soo-Hwan Kim, Min-Ne Keel, Ki-Won Lee a Suk-Ki Kim
 

Welcome to EDABoard.com

Sponsor

Back
Top