Nápoveda> DSSS realizáciu

[rave1786]

Ahoj, ja robím VHDL implemntation z DSSS ako moja b tech projektu, som bol schopný písať kód pre generátor postupnosti PN som uviazol v modulátora a demodulátora BPSK nie som obťažovať o synchronizáciu demodulátora je low-pass filter (integrátor) a Rozhodnutie zariadenie môže navrhnúť, ako niektoré z ich vykonávania, je možné vykonať filter jedľa low-pass filter som hľadal čisté a zistil, že jedným z riešení je použitie programu MATLAB Simulink a Xilinx Systém generátor, ale nemám potuchy o tom, čo sú a spôsob vykonania vyššie uvedeného môže niekto navrhnúť nejaké sprievodca. cieľového FPGA budem používať, je Spartan 3e a Xilinx ISE 9.2i lite nástroje

 

[ashokkumar.am]

Ahoj priatelia, môžeme navrhnúť FIR filtra pomocou programu MATLAB 7.1 alebo vyššie verzie. Prejsť na príkazovom riadku zadajte príkaz "fdatool" dizajn podľa ur špecifikácií, potom jednoducho previesť do VHDL kódu. . jeho veľmi jednoduchý spôsob, ako previesť do VHDL kódu, bez toho, aby systém gén pre filtrov. s ohľadom Ashok Kumar