My VHDL triky zbierky.

[kelvin_sg]

Ďalšie aritmetické VHDL otázka!

Pokiaľ ide o podpísal násobenie C = A * B, Syntax-wize NC = NA + NB, 1 bit navyše len sa postarať o Cmax = (-2 ^ (NA-1 ))*(- 2 ^ (NB- 1))? V Verilog používame NC = NA + NB - 1 s (-Amax) * (-bmax) viazaná na CMAX-1.

 

[shnain]

 my_sum 0 ") a '1 ',

 

[kelvin_sg]

Moja prvá trik ..

 Signál my_sum: std_logic_vector (WIDTH_c-1 downto 0), ... my_sum (WIDTH_c-1)

 

[vikas_lakhanpal27]

Ak teda ..... inak ----( ďalšie) ..... End If. [Size = 2] [color = # 999999] Pridané po 4 sekundách: [/color] [/size] Ak je potom ..... inak ----( ďalšie) ..... End If.

 

[kelvin_sg]

[Quote = vikas_lakhanpal27] Ak potom ..... inak ----( ďalšie) ..... End If. [Size = 2] [color = # 999999] Pridané po 4 sekundách: [/color] [/size] Ak je potom ..... inak ----( ďalšie) ..... End If. [/Quote] Je to spôsob .. ale príliš zložité .. Mám najradšej je jeden parník ..: DI deklarovať premennú navyše zvládnuť to.

 

[NanhTrang]

Prosím, poštou, ak máte nejaké ďalšie triky!

 

[kelvin_sg]

[Quote = NanhTrang] Prosím príspevok, ak máte nejaké ďalšie triky! [/Quote] Práve som preradil z Verilog do VHDL, takže toto vlákno je určené na akumuláciu moje obľúbené triky. : D ďalšia otázka: Pokiaľ ide o nastavenie parametrov .. Ako sa mám vysporiadať s my_sig (NA downto NB), keď NA == NB? Pri kódovaní s parametrami, môže táto situácia stane. V Verilog my_sig (NA NA downto) platí .. : Idea: [size = 2] [color = # 999999] Pridané po 5 hodín 30 minút: [/color] [/size] Pokiaľ ide o podpísal násobenie C = A * B, je NC = NA + NB? Logicky by malo byť NC = NA + NB - 1? Veľkosť = 2 ^ (NA-1 + NB-1), + 1 bit = Prihlásiť NA_NB-1?

 

[shnain]

Ako sa mám vysporiadať s my_sig (NA downto NB), keď NA == NB? Pri kódovaní s parametrami, môže táto situácia stane. V Verilog my_sig (NA NA downto) platí .. Idea

To platí aj pre VHDL Užite si to!

 

[vikas_lakhanpal27]

Dobrá práca bude!