multiplexory problém

[Engel]

ahoj všetkým

Prosím, mám problém s multiplexory 12 vstupných a výstupných 9

v cypřišovým zobraziť túto správu:
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Chladný" border="0" />

.
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (6).
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (5).
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (4).
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (3).
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (2).
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (1).
Chyba: Logické rovnica má príliš veľa výrobkov ide o signál sal (0).

Ako môžem navrhnúť tento multiplexery vo VHDL?
je possibbli zmeniť číslo produktu ide?

 

[eltonjohn]

Ahoj priateľ ..
Zdá sa, že máte problém mapovania Nemusíte hovoriť do správy, aký typ prístroja, ktorý používate, ale vsadím sa, že je CPLD ..Vzhľadom k tomu, že ľudia, ktoré sa zaoberajú VHDL design pre CPLD je thtough tento typ problémov.
Zdá sa, že máte kúsok VHDL kód, ktorý systhetizes sa logicky vyplýva, že viac ako 8 (v závislosti na prístroji) Pterms
Tento prístroj a Pouľívate nemôže spracovať viac ako 8 (v závislosti na prístroji v 22v10 je 10) som sa zmienil.
Najprv ste SHURE, že stále máte izbu v prístroji .. mám na mysli potrebné SHURE, že stále existujú aspoň jednu bunku dispozícii.
Inak je imposible ..Jedným zo spôsobov, ako zistiť, je, aby sa v niektorej z podmienok, ktoré vám ťažkosti a a zkompilovat a ZÍSKANIE správu sa bunka POUŽITÍM ..
V prípade, že bunky sú k dispozícii aj dobre vyzerá, že sa sinthetizer, ktorú používate nie je moc dobrý ..V prípade, že ..vytvoriť priebežnom obdobie združenia všetkých signálov, ktoré sa nezmestia a zasunúť do VHDL kódu tohto medziproduktu nový termín v pôvodnej rovnice ot VHDL vyhlásenia ..

Pri rokovaní s nízkou počítať CPLD je lepšie to urobiť pomocou nejakého druhu assambler. CPUL, PALAS, ABEL etc.

veľa šťastia

 

[Engel]

nazdar

Mám gal22v10 a tady je kód vo VHDL.Musím používať tento prístroj<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Plač alebo veľmi smutný" border="0" />Ospravedlňujeme sa, ale musíte prihlásiť a prezerať túto prílohu

 

[lucbra]

Nazdar,

Vzal som svoj kód a usiloval sa zaviesť v GAL22V10.Nemožné, počet funkcií, ktoré chcete vykonať, je veľký.To sa hodí v 128MC prístroje, ale využíva len 21 pinov.
Uvedomujete si, čo chcete robiť.To je vlastne ROM tabuľky (vstup je adresa, je výstup dát), takže doporučuji vám vykonať tento v EPROM alebo Flash zariadenia.Samozrejme budete musieť si to znova.

 

[bibo1978]

kód ste napísali, je naozaj veľký, aby sa vošli na CPLD, FPGA by ste skontrolovať Cando tohto kódu na blockRam

 

[Engel]

Zdravím všetkých a ďakujem za vašu odpoveď

Je možné implementovať kód na 4 gal22v10 alebo štyri kamarát?

 

[lucbra]

Nazdar,
Snažil som sa šíri designu cez 4 GAL22V10, ale nefungoval.
Avšak, ako už bolo uvedené, môžete implementovať do stredných CPLD, alebo použite tabuľku ROM a implementovať v FPGA (čo je to plytvanie logika).
Já skôr naznačujú pomocou (E (E)) PROM.

Pozdravy