Modelsim - ako obnoviť obráti?

[CADDevil]

Dobrý deň, mám jednu otázku. Chcel by som, aby simulovali dizajn v Modelsim. Dizajn ešte nie je u konca a globálny reset nebol realizovaný. Existuje nejaká možnosť, ako obnoviť všetky obráti na začiatku simulácie na predvolené "0" hodnotu?

 

[zape]

Možno som sa pochopiť, ale myslím, že ste vytvorili nejakú logiku, že budú obnovené v globálnej signál a vy stále ešte nemá logiku pre vykonanie resetu. Je to OK? Ak je to váš prípad, môžete sila signálu s Modelsim s príkazom, alebo pomocou používateľského rozhrania, alebo vytvoriť behaviorálne popis vašej budúcnosti reset alebo len signál v testbench. Dúfam, že to pomôže.

 

[CADDevil]

Áno, máte pravdu. Mám návrh, ktorý bude možné včas zlúčiť v CPLD Xilinx. Tí, CPLD majú globálny reset. Ale teraz, musím urobiť funkčné simulácie časti návrhu. Pre simuláciu som pomocou testbench, ak je návrh a niektoré modely správania (Flash ROM a pod). Potrebujem nastaviť všetky FFS v mojom návrhu so známymi štátu (0) na začiatku simulácie. · V záverečnej hardvérové ​​implementáciu, to bude vykonané prostredníctvom globálnej reset. Ale ako to môžete urobiť v simulácii? Som browsovali ručné Modelsim, ale ja som nebol nájdený žiadny príkaz, ako je "obnovenie všetkých FFS na 0".

 

[TurboPC]

Jeden spôsob, ako zabezpečiť, že všetko je na '0 'je inicializovať všetky interné signály na ich predvolené hodnoty. Aj to, že niekedy, keď nechcem globálny reset signál, pretože všetky FFS je '0 's po zapnutí napájania. Signál junk1: std_logic: = 0; signál junk_bus: std_logic_vector (10 downto 0): = (ostatné => '0 '), ale myslel som, že si mal poskytnúť signál reset na všetky vaše VHDL moduly, aby sa použiť Xilinx globálny reset. Ak každý FF v module nemá reset, ako globálny reset použiť? Je to nástroj, Xilinx štandardne? TurboPC