L
leongch
Guest
Ahoj chalani, musím modelu n navrhnúť BCK 2 BCK DFFs, ktoré pôsobia ako synchronizátor pre asynchrónne obvody. Špecifikácie sú nasledovné: 1. Nastavenie a držanie času 0.5ns každý. Pri nastavení alebo držať porušeniu došlo na vstupe 1. DFF, DFF DOUT od 1. pôjdu aj keď "xx" pre 1ns a hodnota je aktualizovaná s náhodnou hodnotu pomocou $ náhodné (), 2. Tento syncrhonizers by mohol byť parametrické vnútri modulu a nie "foor slučky" a "vytvárať a endgenerate" by mal byť použitý modul demeta (vstup clk_d2, / / CLK oblasti 2 vstupy reset, vstup [03:00] DIN, / / vstup od ČLK domény 1 výstup reg [03:00] DOUT / / výstup na synchronizované DOMAIN2 CLK), reg [03:00] D1, vodiče [03:00] Di, vodiče [03:00] Di_xor, priradiť # 5 Di = Din, priradenie Di_xor = Di ^ Din, číslo arg, i, j; reg setup_vio, hold_vio, zadajte $ nastavenia (DIN, posedge clk_d2, `setup_time, setup_vio) držte $ (posedge clk_d2, DIN,` hold_time, hold_vio) ; endspecify Vždy @ (posedge setup_vio alebo posedge hold_vio alebo posedge clk_d2) začať if (reset) D1