A
ashishjindal76
Guest
Ahoj lidi, ako RU všetky. Ahoj ja som pred sebou problém, ako obvykle. Žalobné kontrola jednoduchý program, ktorý je uvedený nižšie modul LED (HEX, LED), vstupné HEX, výstupné LED, LED reg, Vždy @ (HEX) začať prípad (HEX) 1'b0: LED = 1'b1 / / 1 1 "B1: LED = 1'b0, / / 2 Predvolené: LED = 1'b0, / / 0 endcase ukončenie tohto programu bolo compliled a syntetizovaný pomocou ISE 5.2 / program skompiluje a syntetizovať bez akejkoľvek chyby alebo varovania. A teraz prichádza problém, keď dám obmedzenia pre čapy pre tento súbor úspešne genrates bitový súborový a úspešne je súbor MCS genrated. ak je súbor MCS nahrá do FPGA ples doesnot to spustí. môže mi niekto povedať, y je to happeneing. Čo by mohlo byť chyba tu. Aké je možné riešenie. Ja používam spatranIIE XC2S300E FPGA na doske dodáva MEMEC. ďakujem vopred. Ashish