Môže oneskorovacie linky v digitálnej oneskorenie uzavretej slučky byť realizované v FPGA?

[swathi reddy]

Môže mi niekto povedať, či meškanie linky v digitálnej oneskorenie uzavretej slučky môžu byť realizované v FPGA