môže niekto zdieľať nápady na digitálne DLL pomocou Verilog HDL

[blowfish]

Hai, pracujem na digitálne oneskorenie uzavretej slučky pomocou Verilog HDL, ale nie som schopný dostať nejakú referenčný dokument, v ktorom je celá simulácia vykonáva pomocou Verilog HDL. Takže môžem poistka v sade FPGA alebo ASIC perform dizajn. Niektoré dokumenty oni dont povedať, v ktorom sa nástroj simualted design. Pretože niektoré okruhy sú uvedené v číslicových obvodov, ale niektoré moduly sú uvedené ako analógové alebo v obvode na úrovni. pošlite nejaký papier alebo nápady, ktoré mi môžu pomôcť.

 

[blowfish]

Dobrý deň, nemusíte mi veľa informácií o DLL dizajne a jeho koncepcia na internete, ako sú nové knižnice DLL priemyslu. Tak si urobte chvíľku čas, a po svoje znalosti o DLL, ktorá pomôže mnohým z nás ... Vďaka vopred.