B
boardlanguage
Guest
Na FPGA Xilinx Spartan3 môže Xilinx PLL funkcie ako DLL. To znamená, že sa môžu aktívne meškanie zodpovedajú referenčným-hodinovým signálom proti vonkajšiemu "spätnej väzby" Clock signálu. Táto vlastnosť je dôležitá pre DDR-RAM rozhranie. Keď som si prečítal Cyclone II / III spec listov, som skontroloval Alter PLL pre rovnaké funkcie, ale nemohol som ho nájsť. ALTPLL vyzerá, že podporuje "zdroj synchrónny", alebo bez oneskorenia ovládania ... Je to to isté? V Quartus II 7.1 (Web Edition), bežal som Megafunction sprievodca a pre "ALTPLL" zariadenia (I / O kategórie), tam je neaktívne-out pre vonkajšie spätnou väzbou. , Že majú len zapne na rodiny Stratix-II/III.