B
BlackHelicopter
Guest
Nasledujúci kód skompiluje, ale pri simulácii db = "XX" a objaví sa chybové hlásenie "Nájdený Logic tvrdenia." Snažím sa čítať / zapisovať z InOut db. Cieľom ankety je čítanie rušné vlajku na db (7) Po zápise inštrukcií. (HD44780). Verím, že robím InOut portu zle? Tiež som celkom nový VHDL, takže ak niekto z vás by sa k nemu pristupovať inak, dajte mi prosím vedieť. Vďaka!
Code:
OSOBY lcd_interface IS - Pridať Generic PORT (DB: InOut std_logic_vector (7 downto 0), EN, RS, RW: OUT std_logic, - CLK: IN std_logic; lcd_clk_tick: IN std_logic, - odstrániť po testovaní reset: V std_logic, lcd_count_tick_o: OUT std_logic), koniec lcd_interface, ARCHITEKTÚRA regulátor lcd_interface je typ STATE_TYPE IS (INIT_0, INIT_1, INIT_2, EN_H, EN_L) - ADD EN_H? Stav signálu, next_state: STATE_TYPE, SIGNAL i_en: std_logic, SIGNAL clk_count, lcd_count: std_logic_vector (9 downto 0): = "0000000000", - signál lcd_clk_tick: std_logic, SIGNAL db_out, db_in: std_logic_vector (7 downto 0); BEGIN lcd_count_tick_o