latched Comparator design pre high-rýchlosť aplikácie

  • Thread starter mickey_melomane
  • Start date
M

mickey_melomane

Guest
Ahoj ...Ja som v súčasnej dobe pracujem na petlice komparátor design pre ADC ...Nie som schopný vzťahovať jednosmerné parametre pre jeho výkon, pokiaľ ide o úplatok, a vyrovnať ...

Použil som šesť etáp predzosilňovač, ale môj návrh nepodarí Monte Carlo analýza ...tzn.Moja zámok neslúžia svojmu účelu ...
Všimol som si, že posledná fáza predzosilňovač, produkuje rôzne skreslenie napätia na jeho výstup na jeho diferenciálnu zbraňami ...Existuje nejaký spôsob, aby sa jednosmerným napätím v oboch zložiek na výstupe z diódy zaťaženie operačný zosilňovač rovnaké ...???Sidharth

 
Ja tiež spĺňajú rovnaký problém, ktorý človek môže dať odpoveď ?????

 
Ťažké vedieť, w / o obvode schémy ...
Ak dost pre-amp gain, zámok vyrovnanie nie je problém.
post schéma prosím.

 
Súhlasím s ch1k0 prosím odošlite schému, dokonca aj abstraktné jeden, potom môžeme vidieť, ale myslím, že existuje riešenie.

vďaka,
Reagrds

 

Welcome to EDABoard.com

Sponsor

Back
Top