G
Guest
Guest
Nie som oboznámený s dizajnom toku ASIC, že niekto iný nemôže dať nejaké cenné pripomienky .... U FPGA design, čo som použil syntézu nástroje (len pre syntézu VHDL kód): Synplicity Synplify> Synopsys FPGA prekladač II> Mentor Leonardo Exemplar Je to len môj osobný názor ...