Ktorý z nich je najlepší VHDL / Verilog Syntéza nástroje pre FPGA /

G

Guest

Guest
Nie som oboznámený s dizajnom toku ASIC, že niekto iný nemôže dať nejaké cenné pripomienky .... U FPGA design, čo som použil syntézu nástroje (len pre syntézu VHDL kód): Synplicity Synplify> Synopsys FPGA prekladač II> Mentor Leonardo Exemplar Je to len môj osobný názor ...
 
On 2001-07-13 23:19, voľnopredajné napísal: Nie som oboznámený s dizajnom toku ASIC, že niekto iný nemôže dať nejaké cenné pripomienky .... U FPGA design, čo som použil syntézu nástroje (len pre syntézu VHDL kód): Synplicity Synplify> Synopsys FPGA prekladač II> Mentor Leonardo Exemplar Je to len môj osobný názor ...
pre synplicity FPGA> FPGA Express> vzor pre ASIC cena / výkon Ambit pomer Cadence>? Zabudol som> Synopsys DC Nikdy som skúsiť synplicity ASIC
 
Ja si to nemyslím, pre FPGA sekvencie je rozumné, ale pre ASIC, myslím, že DC je najlepší.
 
Ak ste študent, odporúčam vyskúšať muži * alebo Leonardo, môže nielen syntézu FPGA, ale ASIC, s prívetivým rozhraním a jednoduchosť použitia. Aplikácia vás bude zvládnuť HDL rýchlo. (Tento nástroj vám dá RTL a bunkové máp, ktoré vás pochopiť váš projekt a HDL zdroj). takže môj je navrhnúť: nové žiaka: príklad> synplicity> FPGA Express pre majstra: Synopsys DC> Cadence Ambit> príklad
 
DC v systémoch Linux a Unix je najlepšie. na WinNT neviem. spôsobí, že všetky moje EDA životného prostredia je založený na Linuxe doma
 
Synopsys DC má plnohodnotné logiky optimalizácia algoritmu, než ostatní. Tiež poskytuje dobrú rozhranie pre backend nástroje, ako je manažér Plán. Mnoho backend P & R nástroje, ako je Avant! 'S Apollo využíva DC SDC (Synopsys oneskorenie obmedzenia) formát času riadené miesta a trasy.
 

Welcome to EDABoard.com

Sponsor

Back
Top