jeden je rovnaký ako vyššie Smith druhý je nejaký ASIC kniha Murad Samia. Ak sa niekto dostal e-book verzia potom plz upload. Zvyšok je veľa kníh o elektróda
Pre overenie: "Na základe výrazu dizajnu" Harry "Zásady Verifable RTL designu" Foster Lionel Bening, Harry Foster "Písanie testbenches" od Janick Bergeron "Overovanie plán: Päťdňový overenie ..." od Peet James 'umenie overenie s Verou, F. Haque, K. Khan a J. Michelson. Pre návrh: "Opätovné metodický manuál" Michael Keating "ASIC ... v knihe" Michel články Smith z www.sunburst-design.com a www.deepchip.com Synopsys workshopy a dokumentácia Verilog LRM Všimnite si, že: - neexistujú dobré Verilog alebo VHDL knihy, všetky z nich sú písané, aby sa nejaké peniaze a pokrývajú oveľa menej než Verilog LRM, nemusíte nič vysvetľovať o overovaní a nič o tom, backend procesu (Smith kniha Výnimkou je ale to je z roku 1995) - neexistujú dobré knihy, ktoré pomáhajú s syntéza, statické analýzy načasovanie a Synopsys dokumenty a workshopy sú lepšie ako všetko, čo mohli nájsť - nie sú tam žiadne knihy, ktoré sa týkajú používania Perl a makefiles v budove overenie, sythesis alebo backend prostredie
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.