>, ktorí by mohli dať mi napríklad o skutočnú dual port RAM?

[lzh08]

kto by mi napríklad o skutočnú dual port RAM navrhnutý ep1c6 (cyklónom sériové).

 

[Srila]

Môžu u elobarate ur otázku.?

Srila

 

[Vonn]

Nasleduje VHDL kód pre dual-port RAM s asynchrónnym čítania.
Referencie: XST Užívateľská príručkaKnižnica IEEE;
použitie ieee.std_logic_1164.all;
použitie ieee.std_logic_unsigned.all;

subjektu raminfr je
port (CLK: v std_logic;
my: v std_logic;
: V std_logic_vector (4 downto 0);
dpra: v std_logic_vector (4 downto 0);
di: v std_logic_vector (3 downto 0);
SPO: z std_logic_vector (3 downto 0);
úradník pre ochranu údajov: z std_logic_vector (3 downto 0));
koniec raminfr;

Architektúra syn z raminfr je
Typ ram_type je pole (31 downto 0) z std_logic_vector (3 downto 0);
signál RAM: ram_type;
začať
procesu (CLK)
začať
if (clk'event a CLK = '1 '), potom
if (my = '1 '), potom
RAM (conv_integer (a)) <= di;
end if;
end if;
ukončenie procesu;
SPO <= RAM (conv_integer (a));
DPO <= RAM (conv_integer (dpra));
koniec syn;