R
r
Guest
Ahoj,
Mám problém s ADSSim, kedy som sa pokúsiť sa simulovať (cez DynamicLink) Verilog-bloku, ktorý obsahuje jednoduchý výraz V (vout) < zi_nd (W (vin), (1), (1, -1), 50N , 0, 25n);
Ani ne Tran DC analýza nemôže zbližovania.
Blok diel v spektre.
Možno, že niekto mal podobný problém.
Děkuji.
Mám problém s ADSSim, kedy som sa pokúsiť sa simulovať (cez DynamicLink) Verilog-bloku, ktorý obsahuje jednoduchý výraz V (vout) < zi_nd (W (vin), (1), (1, -1), 50N , 0, 25n);
Ani ne Tran DC analýza nemôže zbližovania.
Blok diel v spektre.
Možno, že niekto mal podobný problém.
Děkuji.