B
boardlanguage
Guest
Bol som pomocou Alter Quartus II Web 7.1 edícia k syntéze niektorých Hobby projektov. Dúfam, že sa stane jedným z týchto komerčne využiteľné, ale mám veľkou prekážkou. Pretože som sa chcel naučiť nejaké SystemVerilog, som napísal všetky RTL v SystemVerilog 3.1a (hoci to môže byť downcoverted na Verilog-2001 celkom ľahko.) Quartus-II podporuje len toľko SystemVerilog na to, aby stálo za to svojho času dokonca písať RTL týmto spôsobom. Xilinx XST 9,1 nepodporuje SystemVerilog vôbec. (Počul som, že SystemVerilog syntéza je plánované vydanie 10.x). ... tak, že prináša môj dotaz na FPGA "tretej strany" Zhrnutie nástroje: Synplicity, Mentor, Synopsys. Viem, že Synopsys podporuje SystemVerilog celkom dobre - ja by som ich považujú za "zlatý štandard" (zatiaľ .)... Ale čo Synplicity? Ako sa ich SystemVerilog podporu v porovnaní s ostatnými výrobcami?