Kde môžem kúpiť XC18V02VQ44C čip?

[Vonn]

Musím čipu XC18V02VQ44C naliehavo, Má každý subjekt má ešte jeden čip som si ju môžu kúpiť od neho .. Ak sa akýkoľvek subjekt môže pomôcť prosím PM ma

 

[speedoak]

požiadať Xilinx FAE pre niektoré vzorky zadarmo!

 

[speedoak]

XC18V02VQ44C a V04 majú nejaký problém, vlastne sme našli niektoré z našich dosiek v odbore po dobu jedného roka, a stratil FPGA dát! To nás orechy

 

[Vonn]

Máte na mysli, že dáta v programe Flash je poškodený, alebo myslíte, že FPGA stratila dáta načítané z programu Flash?

 

[zape]

Spomínam si, Xilinx upozornenie o všetkých XC18V00 konfigurácie zariadenia PROM dodávaný Xilinx od júna 2000 do júna 2001. Overte si to.

 

[Vonn]

Mám jeden a dátum výroby je rok 2003 28. týždni, takže ja si nemyslím, že majú problém vyrábať ... Iam, ale veľmi zaujíma, problém straty dát beause môj návrh je založený na Spartan II, ktorý je navrhnutý tak, aby sa nastavuje pomocou XC18V02 Flash a mám problém, že FPGA nefunguje správne po určitej dobe, a ja nie " Neviete prečo?

 

[zape]

Ak sa začne FPGA funguje dobre, ale po "x" čas prestane fungovať, problém nie je vo flash. Ste sledovaní ponuky? Má Done PIN zmení svoj stav?

 

[Vonn]

Je možné požiadať o preloženie FPGA prenosu dát z flash za akýchkoľvek podmienok? Ak áno, ako môžem ovplyvniť?

 

[zape]

Ak je tento poplatok FPGA čerpadlo detekuje nízkej úrovni dodávky, musí znovu načítať nastavenia procesu nastavenia "Init" nízke a tak ďalej. 1) Chcel by som sa snaží zabezpečiť, že neočakávané správanie nie je kvôli zlyhaniu v dodávke (možno autobusom konfliktu). K tomu dochádza vtedy konfiguráciu zaťaženie de initated, takže len pomocou rozsahu, ktoré by sa mohli info. 2) Ak sa tak nestalo, mali by ste sa pokúsiť začať premýšľať v tom, že problém, ktorý možno vo svojej reset (mimo FPGA), alebo snáď v FPGA logiky. Používate žiadne hodnotenie IP? Niekedy sa táto jadra stánkov po určitej dobe prevádzky. Majú proti skryté v logike.

 

[Vonn]

Musím skontrolovať spojenie medzi Spartan a Flash Pripojený súbor je schéma zapojenia 1 - je to spojenie v poriadku? 2 - Je odpor hodnotu (4.7K) pre jeden zastavil urobiť signál je správna hodnota?

 

[zape]

Prečo sa pripojiť Program vstup do CFN? Ako ste sa nastaviť piny FPGA Mode?

 

[Vonn]

IAM práce v rámcovom sériovom režime a režime piny M0, M1, M2 sú pripojené na GND

 

[zape]

Vaše schému zapojenia sa zdá byť v poriadku. Skontrolovali ste, či Hotovo stav signálu?

 

[speedoak]

[Quote = Vonn] Je možné požiadať o preloženie FPGA prenosu dát z flash za akýchkoľvek podmienok? Ak áno, ako môžem ovplyvniť? [/Quote], môžete to urobiť bez problémov, len pulzu PRGM signálu