Je parameter kľúčové slovo syntetizovatelné?

Ak máte na mysli Verilog, potom áno, mnoho nástrojov pre podporu syntézy "parameter". Váš software užívateľská príručka, ktorá by mala vysvetliť, Verilog funkcie sú podporované. Ak používate Xilinx ISE, potom sa pozrite do "User XST Guide" kapitola "Verilog blogovanie". Táto kapitola a "HDL kódovací techniky", kapitoly sú dobrým spôsobom, ako sa naučiť Verilog pre Xilinx zariadenia.
 

Welcome to EDABoard.com

Sponsor

Back
Top