IO buniek a moc oddelenie

[bluestatic]

HI, všetky
Som designning anlog IO buniek, po rozložení, ešte stále existujú niektoré voľné miesto ponechá v bunke IO.Chcem dať nejaký moc groud oddeľovací kondenzátor do týchto náhradných priestorov (mos čiapky, s najväčšou pravdepodobnosťou).Vidíte nejaký problém s tým, chcem povedať, pokiaľ ide o ESD, a niektoré ďalšie relatívna záležitosť.vďaka.

 

[alok_ky]

Pridanie oddelenia kryt na náhradný priestor, nie je problém.
Len sa uistite, že parazitné odpor súvisiace s pripojením oddelenia čiapku vlastniť a GND, je minimálna.

 

[Sunking]

je to OK.
venujte prosím pozornosť priestoru návrhu právneho

 

[SKYHIGH]

bluestatic,

Máte čo do činenia s analógovým IC, nie digitálne IC pre high-speed Switching, teda pridaním ďalších de-caps pomáha málo.Ale môžete pridať je tak ako tak, aby čisté analógové napájanie a zem.Pre mňa, budem rozširovať si dobre (horizontálne) a pridajte ďalšie kontakty pre minimalizáciu latch-up a minimalizáciu prahu zmeny (v skratke-channel MOS).

 

[jiangwp]

Myslím, že zaťaženie pre vstupný signál je incresed, keď je oddeľovací kondenzátor pridaný pre signál podložka s výnimkou napájanie.

Medzitým však všeobecne, vstupné kondenzátor v CMOS obvode je veľká, ak Addtional kondenzátor je použitý, bude úroveň ESD sa decrese so zvýšenou kondenzátor.
Dôvodom je nižšia,
malej zmene na vstupe, a vzhľadom na veľké vstupné kondenzátor, acculated poplatok je väčšia.Takže, je vybíjací čas zvýšená propability za poškodenie ESD sa zvyšuje.

Je-li Addtional kondenzátor sa používa pre výstup pad, budú zvyšovať loadding pre výstupný buffer.Takže väčšiu silu dissaption bude potrebné.

 

[SKYHIGH]

Hovoríme o de-cap pridaný medzi napájania a GND, nie vstup.

BTW, je vyriešený ESD strihaním diód a rad I / O odporu I / O linky.Pridanie de-cap na vstup je budova LPF vo vstupe, a tým obmedziť šírku pásma vstupného signálu.Nebudem radiť pridať de-uzávery na vstupe.