init PIN injtag programovanie Spartan

[ahmadagha23]

Dobrý deň, 1-je potrebné strhnúť init PIN predtým, než pri programovaní JTAG? 2-moja doska obsahuje FPGA a xc18v04 ples, ktorý ich cclk, prog, uzavretá, sú pinov DIN vzájomne prepojené a paralelného kábla (III). režimu, v ktorom musím použiť dopad a to ako programom PROM a FPGA simoltaniously? ide o

 

[sachingorkhe]

Ahoj Ahmadagha, Váš prvý dotaz - nebude, nie je nutné búrať INIT PIN pri JTAG programovania, čo v režime JTAG FPGA používať iba jeho 4 piny určené (TDI, TCK, TMS, TDO). 2) ste pripojení zariadenia k JTAG alebo všetkých zariadení (PROM, FPGA) v reťazci JTAG? Plz jasne to poznať svoj dotaz presnejšie. Vďaka, Sachin

 

[ahmadagha23]

Vďaka za váš zámer odpovedať na moje otázky v prvom dotazu je potrebné pripojiť init PIN PP kábla III co v impaktovaných okne sériovom režime slave čerpá init PIN, ale schéma kábla bol init PIN nepoužíva. Myslím, že Pred montážou pomocou JTAG režime, musíme strhnúť init nie? na druhý dotaz: Áno, môžem pripojiť ich do reťazca, JTAG, ale nechcem použiť JTAG módu. Je potrebné použiť JTAG mód pre konfiguráciu? Nová otázka pre JTAG programovanie mojej doske Spartan musím použiť bsdl vo svojom VHDL, alebo stačí pre použitie JTAG po konfigurácii? vďaka

 

[sachingorkhe]

Ahoj ahmedagha, pre dotaz prvé by som povedal, 'Nie' pre PP-III pripojenia, vy ste si s tým starosti INIT PIN pre Slave sériové pripojenie. Ale to INIT PIN FPGA musí byť pripojený k procesoru alebo radiče, ktoré niekedy budete používať. Pozri datasheet Spartan pre túto pripojenie. (Pozri priložený súbor) Ako na sériový Slave pripojenie, ktoré potrebujete pre pripojenie CCLK, uzavretá, PROG a DIN kolíky s VCC a zem kolíky (celkom 6 pinov). Pokiaľ ide o váš druhý dotaz - ak nechcete konfigurovať FPGA pomocou JTAG ur reťaze musíte nutné pripojiť tieto piny s procesorom alebo ovládače tiež, ako na Slave sériové spojenie v Spartan list. CCLK DIN INIT_B Dané PROG_B Pre programovanie cez JTAG "procesor, ktorý musí mať vodič C, ktorý používa XSVF súbor na konfiguráciu FPGA. Pozri Xapp058 pre viac informácií, ak je tomu tak je. S pozdravom, Sachin