inicializovať LFSR s osivami

H

hairo

Guest
Ahoj, ja som nový pre techniku ​​DFT. dúfam, niekto mi môže pomôcť. Ja som navrhol LFSR pre testovanie 3 bit ALU. Po prvé, i'vr sa snaží simulovať pomocou LFSR Xilinx ISE 9.2i, ale žiadny výstupný signál je produkovaný (len vstupný signál, ktorý je reset a hodiny). Čítal som niekoľko kníh a článkov, informujte o tom, že musíme inicializovať LFSR do výsevu s nenulovú hodnotu. Ako môžeme urobiť? Vďaka vopred. hairol
 
Aký jazyk používate? Tu je 18-bit LFSR v Verilog 2001. Inicializuje registra na 1:
Code:
 modul hornej (CLK, LFSR), vstup CLK, výstup reg [17:0] LFSR = 1; Vždy @ (posedge CLK) LFSR
 
Ahoj, je mi ľúto sa zmieniť, že som použil schéma vstupnej Xilinx ISE 9.2i. môže niekto mi ukazuje, ako inicializovať LFSR? Vďaka vopred. hairol
 
Schematický zápis? Ok. Ak používate SRL16 posuvný register primitívne môžete pripojiť "INIT" atribút schémy symbol a nastavte ju na nenulovú hodnotu. To by inicializovať registra na konfiguráciu FPGA. Alebo použite XNOR spätnú väzbu, takže SRL16 predvolené nulové inicializačné funguje dobre. Avšak, SRL16 neposkytuje žiadne run-time resetovacie vstup. Ak naozaj potrebujete reset vstup, môžete použiť univerzálnu posuvný register so synchrónnym zaťaženie, ako sú SR16RLED. Váš vstup reset by synchrónne načítanie počiatočné hodnoty do registra. Pre asynchrónne reset (väčšinou nie je dobrá vec v FPGA), dalo by sa použiť niečo ako SR16CLED, ktorý má asynchrónne reset (pre reset-to-zero bitov), ​​prípadne v kombinácii s flop FDCP (pre reset na -jeden bit). Docela chaotický. Dalo by sa vyhnúť FDCP pomocou XNOR spätnej väzby a obnovenie databázy Registry na 0. Niektoré z týchto metód bude spotrebovávať podstatne viac prostriedkov než FPGA SRL16. Vaše ISE dokumentácie obsahovať špeciálne knižnice Návody pre vstup schém. Popisujú rôzne typy registra, a atribúty, ako je init. Väčšina technikov nájsť HDL oveľa jednoduchšie, než schéma záznamu. Zoberme si to!
 

Welcome to EDABoard.com

Sponsor

Back
Top