IČO: vrátane knižníc pre návrh pri kompilácii s m-sim

[kalyansrinivas]

. Ahoj priatelia som preradil z VHDL do Verilog vo VHDL som patrí môj unisim, simprim, Xilix jadra lib pomocou jednoduchého príkazu KNIŽNICA SIMPRIM, použitie SIMPRIM.COMPONENTS.ALL na môj návrh. Nemusím complie tieto knižnice na moje pracovné adresár je to len potrebné, aby zahŕňala knižníc v m-sim a volanie pomocou vyššie uvedené vyhlásenie, ale v súčasnej dobe Verilog som zostavovaní mojej knižnice do pracovného adresára a práce DIR je objemný s knižnicami zostavený . Prosím, navrhnúť mi, tak, aby nedošlo k zhromažďujú všetky tieto mojej práci lib

 

[kvingle]

liekom je rovnaký ako som vám povedal predtým .... http://www.edaboard.com/viewtopic.php?t=298490&highlight = len poskytovať Verilog a špecifické parametre compxlib oblúk. Tak, že bude zostavovať iba konkrétne zariadenie oblúk a verliog modulov.

 

[kalyansrinivas]

Ahoj kvingle Ďakujem za Vašu odpoveď, ale jeho nie o kompiláciu knižnice C: \ Modeltech_6.1 \ win32pe svoje keď som sa vytvoriť projekt, v modeli sim som v súčasnej dobe zostavovania Verilog súborov a tiež knižníc (U-sim, simprim, x -corelib) na mojej pracovný adresár (pracovný adresár, keď sme sa vytvoriť m-sim projekt) iný múdry M-sim otázok ma chyba, že to couldnt nájsť definíciu primitív, ale vo VHDL nemôžem použiť na zostavenie knižnice pre prácu Aj použiť príkaz KNIŽNICE SIMPRIM, použitie SIMPRIM.COMPONENTS.ALL bude ping do knižníc, ktoré sú v C: \ Modeltech_6.1 \ win32pe

 

[baalaa]

Dobrý deň, Kalyani Aj keď používate VHDL budete musieť kompilovať simprim a unisim knižnice eventhough si ping to. Každopádne rôzne projekty budú mať rôzne adresárovej štruktúry a rôzne práce knižnice, takže zostavovanie simprim unisim a knižníc by malo byť vykonané raz pre každý projekt.