Gate-Level Power Odhad - Synopsys PLI Interface

[anwayy]

Každý, kto použitie Synopsys
to PowerCompiler spoločne s VCS analyzovať silu?
Musíme nainštalovať a nakonfigurovať PLI rozhranie prvý.Dva súbory sú potreba ---- vpower.tab a libvpower.a,
že jo!
Snažím sa to urobiť v prostredí Linux, ale neexistuje žiadny libvpower.a súbor pre Linux, to znamená len súbor HPux, Sun Solaris a OS tam je.Tak ako to môžem urobiť?Niekto mi to povedz.Vďaka!

 

[Guest]

Hoci je veľmi neskoro (4 roky ...), tieto Synopsys Plís možno nájsť v ľubovoľnom Synopsys DC distribúcie.

Áno, teraz
je tu k dispozícii!
Napríklad - v Synopsys DC 2004 suite:

./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-aix64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-aix64/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-amd64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-amd64/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp32/libvpower.sl
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp32/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp64/libvpower.sl
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linux/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linux/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linuxipf/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linuxipf/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.so.mti
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.so.vxl
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparc64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparc64/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparcOS5/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparcOS5/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/vcs/vcs.sample/vpower.tabKrok-za-krokom opis metodiky
(môže byť vykonané s DC & Simulátor LEN!)
============================

1.S DC (SZIF vytvárať z RTL a tiež syntetizovaná DB):
nastaviť power_preserve_rtl_hier_names pravda
analyzovať Verilog-format () MyDesign.v
prepracovaný MyDesign
odkaz
rtl2saif-výstupné MyDesign_fw.saif-design MyDesign
create_clock-name obdobie CLK-100
uniquify-force
kompilácia-map_effort vysokej
change_names-pravidlá Verilog-hierarchia
write-formáte Verilog-hierarchia-výstupné MyDesign_syn.v
write-formáte db-hierarchia-výstupné MyDesign.db

--

2.S DC (konvertovat syntetizovaná NR súbor SZIF):
[...read_lib [technology.db] ...]
lib2saif-výstupné MyDesign.saif MyDesign.db

Poznámka:
V bráne-úrovni pomocou metodiky SZIF, predné-anotačního obrázok
je potrebné iba vtedy, ak ste zachycujúcu stav-a cestu-dependentný
prepínacie aktivitu.Vaša knižnica technológie musí byť charakteristický pre
štátnej dráhy-a-dependentný (SDPD) moc, ak chcete zachytiť stav-a
cesta-závislý spínacie činnosti.

Takže ak vaša technológie knižnica neobsahuje pre charakterizáciu
štátnej dráhy-a-dependentný moci, nemožno použiť 'lib2saif'.

--

3.Link vaše simulátore (napríklad - NS-Verillog) na Synopsys PLI "libvpower":
ncverilog ncaccess r loadpli1 = $ SYNOPSYS/auxx/syn/power/vpower/lib- $ ARCH / libvpower.so: saifpli_bootstrap
Ncaccess r [ďalšie súbory]

--

4.S Simulátor:
Založte tieto súbory generované SZIF do testovacej súbor, pomocou "$ read_lib_saif" & $ read_rtl_saif príkazy a generovať prepínání Aktivita SZIF:

Podrobnosti:
Teraz po spájajúcu toto PLI vám umožňuje vykonávať nasledujúce Verilog systému Úlohy (vo vašej skúšobnej stolici):

/ / Prečítať knižnica (syntetizovaná design) SZIF obrázok
$ Read_lib_saif ( "MyDesign.saif");

/ / Čítanie návrhu (RTL prevedené na SZIF) SZIF obrázok
$ Read_rtl_saif ( ". / MyDesign_fw.saif", "MyDesign_tb.uut");
[
kde sa vaše "MyDesign_tb.uut" je vaša DuT stupňa pod názvom "MyDesign_tb" skúšobnej stolici modulu.A to:

Modul MyDesign_tb;
reg CLK;
MyDesign uut (/ /
design portov); / / dut príkladom
vždy CLK = # 50! CLK;
...
...
endmodule
]

/ / Sledovať brány =
ON nahrávať přepíná
$ Set_gate_level_monitoring ( "O");

/ / Zadať časť konštrukcie, pre ktoré sú zhromažďované prepínať info - pre celú konštrukciu použiť UUT_DESIGN
$ Set_toggle_region ( "MyDesign_tb.uut");

/ / Start nahrávania prepínať
$ Toggle_start;

....
podnety ..
....

/ / Vykonať prepnutie nahrávania
$ Toggle_stop;

/ / Vypsat zaostaly SZIF obrázok
$ Toggle_report ( "MyDesign_bw.saif", 1.0e-9, "MyDesign_tb.uut");

Teraz máte prepínání Aktivita *. SZIF súbor pre Power správe.

--

5.S DC - správy výkon:
nastaviť power_preserve_rtl_hier_names pravda
read_db MyDesign.db
read_saif-input MyDesign_bw.saif-instance_name MyDesign_tb / uut
report_power==================================

Poznámka:
Myslím, že táto téma je natoľko dôležité, aby uhodit ju,
a to aj po 4 rokoch ......
Vzhľadom k tomu, že umožňuje získanie prepínání Aktivita od simulátore a potom backannotate v *. SZIF výstup zo simulátora na PrimePower alebo PowerCompiler alebo dokonca DesignCompiler - získať moc odhad.

 

[Win3]

Děkuji za zaslanie
W3Y