FPGA - viac pulzov

[blitzwing]

Ahoj snažím sa urobiť FPGA vyrábajú zo strukovín pinov IO s pracovný cyklus 50%. Frekvencia impulzov musí byť schopný to zmeniť od 1 Hz do 10-15 MHz s krokom 1 Hz. Som použil akumulátory, ako to dosiahnuť. (Nápad prevzatý z DDS). I dont starostlivosti, aby pulzu do sine jeden tak i dont použiť DAC alebo pamäťové napísať vzor. Akumulátory sú 32bit a aj ja som umiestnil vyrovnávacej pamäte (32 bitov), ku každému z nich len pre uloženie dát. Beriem pretečeniu výstupu a riadiť ho T flip flop dosiahnuť pulz s 50% pracovnej cycle.The T FF kanály PIN IO v FPGA. Ja som zistil, že tento blok doesnt stojí veľa na vráta v FPGA. Jedným z impulzov generátora bloková schéma stojí asi 70 logických prvkov na cyklón II. Každopádne som túto tému, pretože som wan spýtať, či má niekto lepší, alebo jednoduchšie idea.By žiadnom prípade chcem, aby sa zabránilo používanie PLL urobiť niečo takého. Vďaka vopred

 

[echo47]

To funguje skvele, ak vám nevadí vibrácie v cykle výkonu povinností. Ako alternatívu k pretečeniu logiky, môžete priamo na výstupe akumulátora je najvýznamnejšie bit. Tie by tiež rozdeliť hodnota prírastku o 2, alebo rozšíriť o jeden bit akumulátora.