FLIPFLOP ...

[leoren_tm]

Ako sa vám realizovať okraj trigered flipflip na VHDL?
Príkladom je dva vstupné hrana trigered flipflop ...
THANKSAdded po 26 minútach:Zabudol som meno flipflop //...
Je flipflop, že má 2 vstupy s okrajom tridered signál ...
sa dal hodnota by sa nezmení, aj keď 2 vstupy bude meniť, ak 3 signál, ktorý okraj trigered signál, zatiaľ čo treba zmeniť ..
hop chápeš môj problém

 

[Subramanyam]

Čo si o výstup na flop??keď hrana clk dôjde, vstupné hodnoty, ktoré musia mať (u povedal
/ a 2 vstupy)?ak je jediný výstup, potom by mal byť hrebeň na vstupe, ktorá vyberie jednu z dvoch vstupov, av takom prípade môže u kódu pomocou kódu ako normálne propadák POSEDGE CLK

[/ B]

 

[leoren_tm]

Chcem tým povedať, že ..
sa poskytuje len výstup, ak je trigered ..
Preto keď mám vstup y, x.. By to bolo, tjis.

Triger = 1
y = y
x = x
Triger = 0
y = okolo hodnoty
x = pastvalue ..
týmto spôsobom, výstup sa nezmenia, ak je thiger nastavená na vysokú!